# This Page Is Inserted by IFW Operations and is not a part of the Official Record

# **BEST AVAILABLE IMAGES**

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

# IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problem Mailbox.

(19)日本医特許厅(JP)

灬公開特許公報 (A)

(11)特拉出现公路委马

特開平8-306853

(43)公献日 平成8年(1996) 11月22日


(SI) int. C1. * HOIL 23/50 * 71/60 23/12 23/24	1111	庁内整理番号	F 1 HUIL 23/50 21/60 23/28		311	5 C	在何表示医所
			23/12	<b>技术 技术</b>	種の数)	1 7 O L	(全20页)
(21)出租委务	特账平7-110	3 8 0	1			3	
(22) 出 <b>五</b> 5 、	平成7年(199	5) 5月98	·	富士语铁式 种东川県川 1号		<b>《区上小日</b>	3中4丁61季
				柱田 脉大神奈川集川 神奈川集川 地 官士遇	城市中區		!Ф1015 <b>⊊</b>
			(72) 発明者	佐篇 光幸 神奈川県川	统市中原	医上小田	中1015 <b>年</b>
			(74)代理人。	地 富士道。 弁理士 伊.	_	-	
·							最終質に取く

(54) 【兒明の名称】 半導体装置及びその製造方法及びリードフレームの製造方法

## (\$7) (異的)

(目的) 本発明に半線体チップ及びリードを製作制止した機成を有した半線体製度及びその製造方法及び並低半線体装度に用いるリードフレームの製造方法に関し、半線体チップの体解性を維持しつつ外部電極第子の原体化、製品コストの低減及び生産効率の向上を図ることを目的とする。

【核成】第1のピッチで電極パッド6が形成された半年体チップ2と、電極パッド6とワイヤ8を介して電気的に技术されるリード3と、単連体チップ2を対止する対比部間4とを具備する半線体健康において、前記リード3に外載情段越子となる突起9を上記第1のピッチと異なる第2のピッチで形成すると共に、前記財止関係4を登低パッド6とリード3との間に引き回されたワイヤ8を対止し、かつ前記交起9を対出させるよう配収したものである。



(特許証状の範囲)

【禁求項1】 第1のピッチにて形成された発征パッド が形成された半導体チップと、

前記章様パッドと記録を介して電気的に推挽されるリー

前記半導体チップを封止する封止能指とを具備する半導 **ターターターン** ないて、

前記リードに外部技統雄子となる英尼を、上記第1のピ ッチと異なる第2のピッチで形成すると共に、

き回された配珠を封止し、かつ前記兵起を貸出させるよ う配立されることを特徴とする半導体基度。

【基本項2】 第1のピッチにて形成された電質パッド が形成された半導体チップと、

前記章塔パッドと記載を介して電気的には思されるリー

前記半導体チップを封止する封止樹脂とを具備する半導 体装置において.

前記リードに外部技統端子となる突起を上記第1のピッ チと異なる第2のピッチで形成すると共に、

前記半導体チップに形成された前記電極パッドの配益面 を基準とし、前記記数節における前記針止機器の序さ が、前記配改画から前記突起までの高さ寸注以下で、か つ前記配数面から前記配線までの高さ寸法以上となるよ う構成したことを特徴とする半導体性度。

【算求項3】 は求項1または2記載の半導体装置にお ٠τ.

D記半導体チップと前記り一ドとモポリイミド語を接着 『として役合したことを特徴とする半導体装置』

:装煙において.

1記突起を前記リードと一体的に形成したことを特定と 「う牛塩体装置」

・装置において、

記記載としてワイヤモ用いたことを特殊とする予選体

諸求項6) 論求項1乃至5のいずれかに記載の半級 25世において、

無木塔7] 外部接球罐子となる部位に突足が形成さ てなるリードを形成するリード形成工程と、

足リード或いは半導体チップの少なくとも一方にポリ ミド原を乾穀し、前記ボリイミド度を介在させて前記 一ドと約記半導体チップを原定性圧力で特圧しかつ原 ままに加熱することにより、 和記ポリイミド棋を甘草: 人 医新足物 三分人物经主通过 美心学人名格雷尔人姓

ードとを配算を引き回し程統することにより、約記章権 パッドと前記り一ドとも電気的に技術する技界工程と、 前花記舞及び前記半導体チップの所定範囲或いは全部を 封止すると共に、前記突起の少なくとも幕面を貫出する よう耐止製脂を配設する耐止制度配益工権とを具備する ことを特殊とする半導体装置の製造方法。

1

【請求項8】 請求項7記載の半導体装置の製造方法に おいて、

前記は合工程でポリイミド度により前記リードと前記率 新記針止後腹が耐記を極バッドと前記リードとの間に引 (0 装体チップを接着する数、約記ポリイミド数として無面 に熱可量性を有する推萃剤を配放したものを用いたこと を特徴とする半導体基盤の製造方法。

> 【証求項9】 ・ 意味項7または8記載の半導体装置の製 過方圧において.

> 前記技能工程で、前記を拡バッドと前記リードとモダイ レクトリードボンディング法により電気的に接戻したこ とを特徴とする単導体制度の製造方柱。

【雌术項10】 インナーリード鉱とアウターリード部 とも有した複数のリードが形成されたリードフレームに 20 BUT.

前記アウターリード感のリードピッチに対して前記イン ナーリード部のリードピッチモ小さく双足すると共に、 **収記アウターリード部に一体的に突起を形成したことを** 特徴とするリードフレーム。

【叔求項11】 は求項10記載のリードフレームにお NT.

前記アウターリード部のリードピッチ (P...) と前記 突起の形成位置における前記リードの序さ(W)とが略 等しく(P... 与W)、かつ和記インナーリード節のリ 【放水項4】 「抹水項1万至3のいずれかに記載の半端 30 ードピッチ(P...)が胸起アウターリード部のリードピ ッチ (P...) の略半分のピッチ (P...=P.../2) であることを特徴とするリードフレーム。

【雑求項12】 雑求項10または11記載のリードラ レームの製造方法において、

基材に和記衣配の形成位数にマスクを配数した上で、和 記載者に対してハーフエッチングを行う第1のエッチン グエせと、

前記第1のエッチング工程の終了後、前記リード形成位 僕にマスクを配於した上で、前記番材に対してエッチン 紀交紀にパンプモ形成したことを特徴とする単級体器 (0) グモ行いリードモ形成する第2のエッテング工程とモ具 催することを特徴とするリードフレームの製造方法。

レームの製造方法において、

重ね合わせることにより前記交起の所定をさせたとなる よう医院が退定された第1の基材と第2の基材を用意

節記第1の差状に、平面積した際に前記り一半の形状と 经表生的现在分词有一次发现或于主义上层(有二)的方 屋するよう交配パターンを形成する交配パターン形成工 役と、

前記リードパターンが形成された前記第1の差材と、前記突起パターンが形成された前記第2の基材を重ね合わせ、前記突起の形成位置において前記リードパターンと前記突起パターンが指層されるよう前記第1の基材と前記第2の基材とを接合する接合工程と、

前記第1の名材及び第2の番材の不要部分を除立する除 去工程とも具備することを特別とするリードフレームの 製造方法。

【鍵末項14】 「鍵末項10または11尼覧のリードフレームの製造方法において。

差対に、平面接した既に向記リードの形状となるようリードパターンを形成するリードパターン形成工程と、 和記リードパターン形成工程は、形成されたリードパターンの所定位置に前記突起を形成する交易形成工程とを 具備することを特徴とするリードフレームの製造方法。 【蘇求項15】 「独求項14記載のリードフレームの製造方法において、

前記突起形成工程は、前記リードパターンの所定位置に 20 パンプを単数或いは複数復み重ねることにより前記交起 を形成したことを特徴とするリードフレームの製造方 法。

【雑求項】6】 - 継求項】4 尼亜のリードフレームの急 造方法において、

和記突起形成工程は、前記リードパターンの所定位置に 連電性都材を配放することにより前記突起を形成したこ とを特徴とするリードフレームの製造方法。

【算求項17】 算求項14記載のリードフレームの数 後方法において、

前記突起形成工程は、前記リードパターンの所定位置を 型性加工することにより前記突起を形成したことを特殊 とするリードフレームの製造方法。

#### 【発明の拝絶な反明】

(0001)

【歴祭上の利用分野】本見朝は半温作業度及びその製造 方法及びリードフレームの製造方在に係り、特に半温作 チップ及びリードを樹踏封止した模成を有した半温作業 度及びその製造方法及び当該半温体表置に用いるリード フレームの製造方法に関する。

【0002】近年、電子機能のダウンザイジング化に伴い、半温体装度の高速度化及び半退体装置の高速度実変化が図られている。一方で、電子機能の信頼性の向上も型まれており、これに伴い半温体装置の信頼性も向上させる必要がある。更に、半温体装置は変命コストの低度も望まれている。

【0003】よって、上記したを要求を成足しうる単級 体出電が空まれている。 ップチップ方式の実装機能が起られており、マルチ・デップ・モジュール(M C M)において広く用いられている。このM C Mで用いるフリップチップ実装に、施脂対比をしていない半端体チップ(ペアチップ)の電板パッドにパンプを形成しておき、このペアチップを基板(マザーボード)に形成された電板配にフェースダウンボースをファイスをできませる。

(0005)上記のフリップテップ方式の実体検定を用いることにより、高芒度に半導体系面をマデーボードに配放することが可能となり、またペアテップに原体形成されたパンプを用いてマザーボードに電気的に接続されるため、電気的特性を向上させることができる。

100061

【見明が解決しようとする異越)しかるに、後期制止がされていないペアチップは、耐熱性、機械的強度、及び耐度性が弱いという問題点がある。また、ペアチップに形成されている電極パッドに直接パンプが形成された脱級選手を形成するため、ペアチップに形成されているでデニンドのレイアウトがそのままが節長成誕子(パンプ)のレイアウトとなってしまう。

【0007】一般に半退体チップの電性パッドのレイアウトは半退体を設定メーカをに異なっており、使って向って向いて向いてであっても、ユーザ側で半退体を展であっても、ユーザ側で半退体を関係メーカ)に対応するようマザーボードの配数パターンを設計する必要がある。このように、分配のペプチップを用いた実体構造では、半退体を関係の外の関係がされていないことにより、半退体を関係とでザーボードとのマッチング性に欠け、ユーザ側での負担が重くなるるという問題点があった。

30 (0008)また、これを解決するためにチップ表面に プロセス処理を行い、配算を引き回すことにより意体化 を図ることが考えられるが、この様式では配算の引き回 しに本稿度を有する多くの工程を必要とし、製品コスト の上昇及び生産効率の低下を招いてしまうという問題点 があった。

【0009】 本見朝は上記の点に担みてなされたものであり、半退体デップのは既性を維持しつつ外面電極端子の標準ルー 製品コストの低減及び生産効率の向上を図りうる半退体装定及びその製造方法及びリードフレームの 40 製造方法を提供することを目的とする。

[0010]

S された配料を封止し、かつ前紀交尾を群出させるよう配 炊されることを特徴とするものである。

[0011] また、建求項2記載の発明では、第1のビ ッチにて形成された電極パッドが形成された半導体チッ ブと、何記覚極バッドと記録を介じて遺気的に推続され ろりードと、前記半線はチップを封止する封止説罪とそ 具質する半導体装置において、前記リードに外部接続業 子となる突起を上記典!のピッチと異なる第2のピッチ で形成すると共に、前記半導体チップに形成された前記 。 急感パッドの配設面を蓄傷とし、前記配設面における前 10 ード部に一体的に突起を形成したことを特定とするもの 記封止街路の庠さが、前記記設置から前記交名までの高 さ寸法以下で、かつ前記記及臣から前記記載までのあさ 寸法以上となるよう構成したことも特徴とするものであ

【0012】また、独求項3記数の発明では、町記録求 項1または2記載の半退体装置において、前記半退体チ ップと前記リードとをポリイミド蘇を技術剤として接合 したことを特徴とするものである。

【0013】また、技术項4記載の発明では、利記技术 項1乃至3のいずれかに応載の半導体装置において、前 10 明では、前記算求項10または11記載のリードフレー 記失起を前記リードと一体的に形成したことを特徴とす ろものである。また、政状項5記載の発明では、和記録 **求項1乃至4のいずれかに記載の半導体基盤において、** 前記配款としてワイヤを用いたことを特価とするもので **55.** 

【0014】また、謀求項6記載の発明では、新記請求 項1万至5のいずれかに記載の半導体装置において、紋 紀突起にバンブを形成したことを特徴とするものであ る。また、蔬菜塩7記載の発明では、半導体装置の製造 れてなるリードを形成するリード形成工程と、前足リー ド吹いは単近体チップの少なくとも一方にポリイミド版 を配位し、前花ボリイミド草を介在させて前記リードと **刷記半導体チップモ所定押圧力で押圧しかつ所定は反に** 加熱することにより、 約記ポリイミド頃を推撃剤として 可記り一片と前記半導体チップとを接合する接合工程 と、前記中途体チップに形成されている気猛パッドと前 記り一ドとを配款を引き回し接続することにより、 前記 を経パッドと前記リードとを電気的に推議する推続工程 5.毛封止するど共に、和記交君の少なくとも卒配を奪出 「るよう封止接着を配設する封止制造配設工程とを負債 "ることを特定とするものである。

(0015) また、緑水頂8記載の発明では、前記は水 17 記載の半端体装置の登记方法において、創業後含工 でポリイミド席により約記り一ドと前記半導体チップ 腹着下名称,都经常则广之中既占己于居至江村可要位 有不ら接着前を配設したものを用いたことを見たとす

項7 または 8 に記載の半週体室屋の製造方法において、 前記接枝工程で、前記章様パッドと前記リードとモダイ レクトリードボンディング性により電気的に復居したこ とを特徴とするものである。

【0017】また、は水頂10花板の発明では、インナ ーリード郎とアウターリード郎とそ有した花をのリード かお成されたリードフレームにおいて、和記アウターリ ード部のリードビッチに対して紋にインナーリード配の リードピッチを小さく放定すると共に、 叙稿アウターリ てある.

【0018】また、は水県11記載の発明では、前記録 求項10記載のリードフレームにおいて、 虾足アウター リード部のリードピッチ(P...) と爪記交紀の形成位 **まにおける前記リードの年さ(W)とが話与しく(P** ... 年w). かつ約記インナーリード島のリードビッチ (P:.) が前足アウターリード缸のリードビッチ (P ... ) の略半分のビッテ (P...=P... / 2) であるこ とを特徴とするものである。また、ロボ県12記載の兵 ムの製造方法において、基材に前記交配の形成位置にマ スクモ記放したよで、 約記書材に対してハーフェッチン グを行う第1のエッチング工程と、前記第1のエッチン グ工程の終了後、前記リード形成位置にマスクを配放し た上で、前記基材に対してエッチングを行いり一ドモ形 紅すっ無2のエッチング工程とも具备することを特徴と するものである.

【0019】また、誠木項13記載の発明では、耐配鉄 求項10または11記載のリードフレームの包造方法に 方法において、外部技統第子となる部位に突起が形成さ 10 おいて、重ね合わせることにより前記突起の所定高さす **注となるよう仮算が選定された第1の番目と第2の番材** を用意し、前記第1の基材に、平面視した保に前記り一 ドの形状となるようリードパターンも形成するリードパ ターン形成工程と、約記第2の基材に、少なくとも前記 突起の形成位置に位置するよう突起パターンを形成する 交起パターン形成工程と、前記リードパターンが形成さ れた釈記第1の基材と、前記突起パターンが形成された 叙記第2の基材を重ね合わせ、前記突起の形成位置にお いて前記リードパターンと前記袋足パターンが後居され ェ、和記記媒及び前記中導体チップの所定制医症いに全 (0) るよう前記第1の基材と前記第2の基材とを接合する指 合工程と、航記第1の基料及び第2の基材の不要部分を 除去する除去工程とを具属することを特徴とするもので ある.

> 【0020】 また、建水項14花板の発明では、前花及 **ウティッキたは11記載のリードフレームの製造方法に** おいて、番材に、中面接した際に前記り一ドの形けとな さようりートバターンを形成でもりードバターン形成立 G . F ::

【0021】主た、は木頂15花数の見勢では、航花器 求項14記載のリードフレームの製造方法において、前 記突起形成工程は、前記リードパターンの所定位置にパ ンプを単数或いは複数核み重ねることにより前足疾起を 形成したことを特徴とするものである。

【0022】また、技术項16記載の発明では、前記録 **求項14記載のリードフレームの製造方法において、前** 記典起形成工程は、前記リードパターンの所定位置に導 名位即材を配数することにより和記典器を形成したこと そ特徴とするものである.

【0023】更に、請求項17記載の発明では、前記録 求項14記載のリードフレームの整治方法において、前 記典起形成工程は、前記リードパターンの所定位置も登 性加工することにより前距突起を形成したことを特徴と するものである。

[0024]

【作用】上記した各手数は、下記のように作用する。歴 求項1及び請求項2記数の発明によれば、半選体チップ は対止例提により封止されるため、射熱性、迸滅的往反 ドをリード及び配理を用いて引き回すことができるた め、リードのレイアウトを電板パッドのレイアウトに拘 わらず設定することが可能となり、実装基板とのマッチ ング性を向上させることができる。また、対止指肩は引 **き回された配数を確実に保護するためこれによっても復** 類性を向上させることができ、また外部性収録子は封止 樹脂から貧出しているため実質基底との電気的接限を展 実に行うことができる。

【0025】生た、緑水項3記載の発明によれば、通常 半導体チップとリードとの絶縁材として配設されるポリー10 --{0031}また、歴末項12記載の発明によれば、実 イミド祭を復な剤として用いてるため、半線体チップと リードの絶縁とほ合を一括的に行うことができる。よっ て、絶縁符と復奪剤とも別価に配設する構成に比べて構 造の簡単化及び製造の容易化を図ることができる。

(0026)また、森木項4記載の発明によれば、疾足 をリードと一体的に形成したことにより、突起とリード モ別都の材料により構成する場合に比べて構造の簡単化 を図ることができる。また、盆水頂 5 記憶の見明によれ ば、配流としてワイヤモ用いたことにより、肉花したな に行うことができる。

【0027】また、設求項6記載の発明によれば、突足 にパンプを形成したことにより、央尼を直接実装基板に 実装する横点に比べて、半部体装置の実装基度への接続 モな易に行うことができる。また、森太復7疋駐の発明 によれば、接合工程においてポリイミド展を無定規度が つ所定が圧力下に置くことによりはそ取化させ、これに 化环状物 化氯化镍 网络一个一个人 电电路 化二甲基甲烷 化二二

【0028】また、接続工程では半端体チップに形成っ れている希臘パッドと前記り一ドとを記算を引き回し京 **戻するため、この引き回しを速直反定することにより、** 章極パッドのレイアウトにおしてリードのレイアウトを 変更することが可能となる。また、 生薬体状気にリード 形成工程,接合工程,接尿工程及び對止能靠配設工程の 4工匠のみで製造される。このように少ない工程で半点 作品属が製造されるため、生産効率も同上させることが てきる。 -

【0029】また、建水理8亿数の発明によれば、ポリ イミド顔として銅面に熱可塑性を有する接着剤を配設し たものを用いることにより、ポリイミド級に印加する温 皮等を所定範囲内に制御することなく指合処理を行うこ とができるため、接合処理を容易に行うことができる。 【0030】また、雌求孫9記載の発明によれば、按欧 工程で、電極パッドとリードとモダイレクトリードポン ディング住を用いて電気的に推放するため、原理かつ底 実に耄極パッドとリードとの接続処理を行うことができ る。また、抹水項10及び森水項11記載の見明によれ 及び耐燃性を向上させることができる。また、電極パッ 10 ば、アウターリード部のリードピッチに対してインナー リード部のリードピッチが小さく設定されているため、 インナーリード部が電気的に推放される半導体チップの 耳氏パッドの配数ピッチが小さくてもこれに対応させる ことができ、かつ実装蓄低と電気的に住席されるアウタ ーリード郎のリードビッチは大きいため、実装差板への 実質性を向上させることができる。また、突起がアウタ ーリード部に形成されることにより、この突起を外配は 快味子して用いることができ、これによっても実装性を 向上させることができる。

> 1のエッチング工程において交起の形成位置にマスクモ 配立した上で基材に対してハーフェッチングを行うこと により 卒紀形成位置を除く部分の坂原を得くし、更に 第2のエッチング工程においてリード形成位置にマスク を配益した上で第1のエッテング工程が終了した基材に 対してエッチングを行うことにより、交配が一化的に形 成されたリードを形成することができる。

【0032】ここで、リードを形成する時にリードのピ ッチは番材の低声により食定されてしまう。具体的に 瓶パッドとリードとの間における配数の引き回しを言る。(4) は、リードのピッチは基材の紙準と結束しいピッチにし、 か形成することはできない。よって、深い坂原を用いる 役りードビッチを狭ビッチ化するごとができる。

> 【0033】ところが、突起が形成されるリードでは基 材の低厚は突起の高さにより及まってしまい、突症の高 さと事しい仮母を有する基材を単にニッチング処理した のでは狂ビッチのリードを形成することができない。し かるに、上記のようにおくのエッチング三根におりてき

も狭ピッチのリード形成を行うことが可能となる。前、 上記数明から明らかなように、交起の配数ピッチは基材 の仮厚と詰奪しいピッチまで狭ピッチ化することができ る.

【0034】また、放送項13記載の発明によれば、第 1の基材及び第2の基材は重ね合わせることにより突起 の所足高さ寸法となるよう毎厚が選足されているため、 各番材の仮厚は突起の高さ寸法より小さな厚さとされて、 いる。リードパターン形成工程では、この板厚の詳い無 1の名材に対してリードの形状となるようリードパター  $10 = \{0.0.4.1\}$  また、インナーリード鉄3gと半端体チッ ンを形成するため、先に説明した飯原とリードピッチの 関係により、形成されるリードパターンのリードピッチ モ鉄ビッチ化することができる。

【0035】また、突起パターン形成工程において第2 の基材に少なくとも前記決起の形成位置に位置するよう 交ピパターンを形成し、接合工程において上記第1の基 材と第2の基材を重ね合わせ複合することにより、交起 の形成位置においてリードバターンと交配パターンが様 舞され、この位置における板厚は突起の所定高さとな る。続く除去工程では不要部分が除去されリードが形成 70 ている。 される.

【0036】従って、上記のようにリードパターンの形 成時には仮厚は薄いためリードビッチを狭ビッチ化する ことができ、また突起形成位置においてはリードパター ンと交尾パターンが核磨されることにより矫定高さの英 起を形成することができる。また、観水項14記載の発 朝によれば、リードパターンを形成するリードパターン 形成工程と、発起を形成する突起形成工程とを別様に行 うことにより、基材の厚さも異屈の高さに向わらず逆定 ードパターンの技ピッチ化を図ることができる。また、 突起形成工程においては、任意の高さを有する突起を形 成することが可能となり、設計の自由度を向上させるこ とができる.

【0037】更に、数求項15万至17記載の発明によ れば、突起形成工程において突起の形成を写真に行うこ とができる。

[0038]

(実施例)次に本発明の実施例について図面と共に展開 する。図1及び図2は、本発明の一貫範例である半導体 (0) 装置1を示している。 図1は半導体装置1の新面図であ り、また図2は半導体装置1を底面図である。

(0039) お囚に示されるように、半選体禁電 1 は大 話すると半導体チップで、複数のリード3、対止機能。 4、及びパンプ5年によりは成されている。半点はテッ ブ2は、 底面の中央位置に指数の電極パッド 6 が一邦に 利益されている。また、複数のサード3は、云マインナ

【0040】このポリイミド康7は、半選体チップ2の 二二に応成された回路底 2 A とりード 3 とそ電気的に絶 歴する絶縁節材として機能すると共に、ほ迹するように ポリイミド膜?は半導体チップ2とリード3とを接合す る度复取として侵難している。このように、ポリイミド 顧 7 に絶後部材と推着期の双方の根底を持たせることに より、絶迹材と旅着期とも別園に配益する株成に比べ、 半選体装置1の構造の簡単化及び製造の容易化を図るこ とがてきる.

10

ブ2に形成された電極パッド6との間にはワイヤ6が尺 立されており、このワイヤ8を介して半端体チップ2と リード3は電気的に住皮された根式とされている。芝 に、モリード3に設けられたアウターリード鉗3bの筋 定位置には、外部推奨数子となる交話9が一体的に形成 されている。上記異成とされたリード3は、各回に示さ れるようにその大部分が中耳はテップ 2 の底面上に配設 された様成の、いわゆるリード・オン・チップ(LO C) 横造となっており、半年体装量 1 の小型化が図られ

「ここここ)また、封止樹稈4は例えばエポキシ樹線と りなり、彼述するようにモールディングにより形成され ている。この対止部落4は、半部体チップ2の底面及び 側面の所定節題に配設されている。しかるに本実施例で は、半導体チップでの上面においては、放熱性を向上さ せる面より対止概距4は記憶されていない構成とされて いる。。

【0043】上記封止世覧4は、中級化チップ2の電響 パッド6の配収面(底面)も基体とし、この底面からの することができ、よって買い名材を用いることによりり、30 厚さ(図中、矢印目で示す)が、底面から交近9の先端 までの高さ寸法(区中、矢印Wで示す)以下で、かつ起 面からワイヤ8のループ最上記までのあさ寸圧(図中、 矢印 h で示す)以上となるよう構成されている(カSH ≦W)。この核症とすることにより、疾起9の少なくと も先端部98は確実に封止樹龍4から森出し、またワイ 〒8及び突起9の森出部分を除くリード3は封止出路4 に封止された構成となる。

> 【0044】このように、本実施例の単導体基準】は、 半進体チップ2の研定範囲(上面を除く肌位) を對止能 押り、行付止された構成となるため、耐熱性、機能的強度 及び副歯性を向上させることができる。また、対止能験 4はワイヤ8を確実に異雑するため、これによっても半 進体装置1の信頼性を同上させることができ、更にお話 技技業子となる交配9の少なくとも先輩節92は発賞に 料止機構をから耳出するため、実装を低10との電気的 厚戌を確実に行うことができる。

【0048】とこで、正28用いて出るなき、ぜつの良

ている。周辺に示されるように、リード3は編成するイ ンナーリード貼りょのリードピッチ(位中、矢印P。で 示す)が原接するアウターリード配3bのリードヒッチ (図中、矢印P... で示す) よりも小さくなるよう形成 されている。具体的には、インナーリード記3gのリー ドピッチP.. はアウターリード部3bのリードビッチP ... の時半分のピッテ (P...=P... /2) となるよう 構成されている。また、後に詳述するように、アウター リード郎ュレのリーエピッチP... 上突起9の形成位置へ。 におけるリード3の舞さwとが話奪しくなるよう様式さ、10 2は、例えば4.2プロイギのリードフレームお料であ れている (P... 与W).

【0046】上足のように、アウターリード郎38のリ ードピッチP... に対してインナーリード部3gのリー ドビジをP.、が小さく発定されることにより、インナー ツード部3aが着気的に延続される半導体チップ2の意 - 種パッド6の配款ピッチが小さくてもこれに対応させる ことができ、かつ実装養板10と電気的に技統されるア ウターリード群3b(突起9)のリードピッチP... は 大きいため、半導体装置1の実装基板10に対する実装 性を向上させることができる。

【0047】一方、本実施例に係る半導体装置1は、半 導体テップでに配設されている電医パッド6に症性パン ブラを形成し実装蓄板10に接続するのではなく、 電極 パッド6とインナーリード部3aとの間にワイヤ8モ引 き回した上でリード3を介して実装基板10に技能する 構成とされている。従って、電極パッド 6 をリード 3 及 びワイヤ8モ用いて引き回すことができるため、リード 3のレイアウトを電腦パッド6のレイアウトに拘わらず **設定することが可能となる。** 

【0048】具体的には、図2に示す例では、半路体チ 30 ップ2の中央に形成されている電極パッド6をワイヤ8 及びリード3を用いて引き回し、外部技会選子となる会 起9七半編はチップ2の外属位置に引き出している。ま た。図3に示されるように、電板パッド6が半退体テッ プ2の外周位置に形成されている場合には、本発明を追 用して電極パッド6モワイヤ8及びリード3を用いて引 き回すことにより、電板パッド6の形成位置より内側に 外部技統属子となる突起9を形成することも可能であ る。更に、図4に示されるように、外部検放媒子となる 突起9を半さ体チップ2の外側位置に配益することも可 (0) 既となる。

【0049】このように、竜岳パッド6モリード3及び ワイヤ8を用いて引き回すことが可能となることによ り、実装基板10と半導体装置1とのマッチング性を向 上させることができ、外部技統第子となる英尼9のレイ . アウトを標準外部推搡端子のレイアウトに参募に設定る ことができる。よって、中央体質医しを思いるユーザ飲 の負担を可能できるとかできる。

は、リード形成工程、概念工程、技術工程及び背止性指 記載工程の基本となる4工程と、これに行成するパンプ 形成工程、放放工程の2工程を行うことにより設治され る。以下、各工程をに放明するものとする。

【0051】回5万至89はリード形成工程の第1実施 例を示している。このリード形成工程は、リード3の差 材となるリードフレーム11を形成するための工程であ c. リードフレーム11を形成するには、元子回5に示 されるような平板状の変材!2を角まする。この表だ! り、またその板準は形成しようとする突起9の高さ寸だ Wと等しいものが選定されている。

【005.2】上記の番材1.2に対しては、先十回6に示 さまるようにアスクリス(以他で系す)が日かられる。 このマスク13は、原定の英尼9の形成位置(図中、む 思符号14で示す)及びクレドール形成位置(図中、参 元符号 1°5 で示す)に配立される。

【0053】上記のようにマスク13が配放されると、 **戻いて基材12に対してハーフエッテング処理(常1の** 10 エッテング工程) が実施される。本実施例においては、 ウエットエッチングはにより基材12に対してハーフェ ッチング処理を行っている(ドライエッチング処理等の 也のエッチング方法を用いることも可能である)。 また エッチング時間は、エッチングにより浸食される針分 (図6で白味をで示される部分)の厚さが、基材12の 板厚Wの半分の寸法(W/2)となるよう設定されてい a.'

【0054】このハーフエッテング処理が終了し、マス ク13を取り除いた状態を図でに示す。この状態では、 突起9の形成位置14及びクレドール形成位置15のみ が元の基材12の厚さWを栽構しており、他の部分(な 照符号16で示す) はハーフエッチングによりそのほさ サほはW/2となっている。

【0055】上記のようにハーフエッチング処理が終了 する。疣いて図をに示されるように所定のリードろの形 成位屋(美具符号18で示す)及びクレドール形成位屋 15にマスク17(貨地で示す)を配款した上で、この 基材12に対してエッチング処理を行う。

【0056】上記のようにマスク17が配款されると、 続いて番材12に対してエッテング処理(第2のエッチ ング工程)が実施され基材12のマスク17が配款され た位置以外の部分を鉢三する。これにより、図9に示す リード3の所定形状を有したはなのリード3を具備する リードフレーム11が形成される。向、必要に応じてこ のリードフレーム11の原定部は(リード3の形成区) 二、にニスッキ等を終してもよい。

【0057】このように形成されたリードフレーム】】 

ーリード郎 3 a 及び突起 9 の形成位置を除くアウターリ ード節3bの厚さ寸法はW/2となってる。

[0058] ここで、リードピッチと番材 1.2の板厚と の関係について収明する。何妃したように、リード3を 形成する森にリード3のピッチは差材12の板厚により 決定されてしまい、具体的にはリードピッチは差材 1.2 の低度と延等しいピッチにしか形成することはできな い。よって、基材1/2の佐厚が高い投リードピッチを映。 ピッチ化することができる。

は基材12の坂厚は突起9の高さにより失まってしま い、突起9の高さと等しい低度を有する基材12を単に エッチング処理したのでは狭ビッチのリードを形成する。 ことができない。しかるに、上足したように第1のエッ チング工程においてハーフエッチング処理を実施するこ とにより、突起形成位置14モ除き基材12の振輝を育 くし(約W/2の仮序となるようにする)、更にこの存 くされた低厚を有する部分に第2のエッチング工程を実 応してリード3を形成することにより、突起9そ有する リード3であっても狭ビッチ(図1に示されるリードビ 26 のは位置決めれてあり、リードパターン23の形式時に ッチP...)のリード形成を行うことが可能となる。ま た、両体の理由により、突起9(アウターリード部3) b) の配数ピッチ (P...) は、高村12の紙厚Wと貼 年しいピッチミで袋ピッチ化することが可能となる。 【0060】 南、異体例としては、一般にリード基材と して用いられている板厚0、iOam, 0、iSam, 0、10mmの基材を 例に挙げれば、坂原0.10mmの基材ではアウターリード部 3 b及び突起 9 の最小ピッチP... を0.10am (P... = 1,10mm) 、インナーリード部3aの最小ピッチP。。 そ0. )Sam (P., = 0.0Sam) とすることができる。また、仮序 30 lissaの高材ではアウターリードほ3b及び突起9の氣 トピッチ P... を O. ISaa ( P... = O. ISaa) . インナー Jード郎3aの最小ピッチP。。 €0.075eg (P。。 =0.07 se)とすることができる。更に、仮厚0,20ssの基材では プウターリード部3b及び突起9の最小ピッチP... モ 10em (P... = 0.20em) . インナーリード約3mの最 ·ピッチP., を0.10mm (P., =0.10mm) とすることがで

- 【0061】一方、突起9の形成位置に注目すると、突 ↑より挟められる。即ち、この図 6 に示されるマスク 1 の配設位置を建立変更することにより、突起9の形成 産を任意設定することが可能となる。 このため、本実 例に係るリード形成方法では、外部技術展示となる英 9の形成位置を自由度をもって設定することができ、 って子の定められているほぼ丸部は鼠虫子位置に突足 を容易に形成することが可能となる。

ム20を形成するには、先ず回10に示されるようなあ 1の基材21と、図11に示されるような第2の差材2 2 モ用意する。

【0063】この各番材21、22は、重ね合わせるこ とにより突起りの所定案さ寸住Wとなるよう低度が定定 されており、本実施例では各番材21、22の毎度寸片 は共にW/2に設定されている。尚、き番材21、22 の板厚はこれに歴史されるものではなべ、異ね合わせる ことにより突起9の所定高さ寸柱Wとなる条件の名にそ [0059] ところが、突起9が形成されるリード3で 10 基材21、22で仮席を異ならせた根瓜としてもよい。 【0064】図10に示される第1の基材21は、例え ば42アロイ等のリードフレーム材料により形成されて おり、エッチング処理板いはプレス打ちはき処理等をデ め生味することにより、平面技した場合にリード3と何 一形状のリードパターン23が形成された様成とされて いる。しかるに、第1実務例で説明したリード形成工程 と異なり、この状態のリードパターン23には交配9は 形成されておらず、よってリードパターン23は全体的 にその低厚がW/2とされている。 尚、 図中25で示す 一括的に形成されるものである。

【0065】一方、図11に示される第2の基料22 は、子の42アロイギのリードフレーム材料に対しエッ テング処理或いはプレス打ちはき処理等を実施すること により、突起パターン24が形成された構成とされてい る。この突起パターン24は直線状のパターン形状を有 しており、、所定の英庭9の形成位置を複雑するよう様 成されている。 尚、 図 2 6 は位置決め孔であり、 突起パ ターン24の形成時に一箇的に形成されるものである。 【0066】上記機成とされた第1の基材21及び第2 の基材22は、位置後め孔25、26を用いて位置点の されつつ重ね合わされ役合される。この第1及び第2の 蓋材21、22の複合は、異常性性卑欺を用いて注意し てもよく、またな後により接合してもよい。図12は、 第1の基材21と第2の基材22とが総合された状態を

【0067】上記のように第1の基材21と第2の基材 2.2 とが後合された状態で、第2の基材 2.2 に形成され ている交配パターン24は、第1の基材21に形成され jg の形成位置は図 6 に示されるマスク 1 3 の配益位置 (6)ているリードバターン 2 3 の所定交配形成位置の上部に 草な合わされるよう様式されている。

示している。

【0068】四13は、リードバターン23と共紀バタ ーン24とが異なり合った郎位を拡大して示す平面配で あり、また図14はリードパターン23と英庭パターン 24とが重なり合った部位を拡大して示すめ面区であ る。各区から明らかたように、低度寸圧Wノミのリード パターンででは、中じく在床で店W/での中枢パター。

【0069】上記のように無1の基材21と第2の基材 2.2 とのほ合処理が終了すると、残いて不要部分、具体 的には英足パターン24のリードパターン23と文差し た部分を除く部位をプレス加工等により除去することに より、図15に示すように突起9が一体的に形成された リード3を有するリードフレーム20が形成される。

【0070】上記のように、本実施例により製造された リードフレーム20も第1実施例で製造されたリードラ レーム11と目標に、リード3はインナーリード第3 れた根柱となる。また、図10に示すリードパターン2 3 の形成時においては、第1の高材21の板厚はW/2 とされているため、先に奴勢した抵尿とリードピッチの 関係から勢らかなように、狭ビッチのリードパターン2 3を形成することができる。

【0071】一方、英起9の形成位間に注目すると、英 記9の形成位置は第2の基材22に形成される交配パタ ーン24の形成位置により決められる。即ち、この交移 パターン24の形成位置を適宜変更することにより、突 起 9 の形成位産を任意設定することが可能となる。この 10 0 0 でのものを使用し、かつこのポリイミド膜 7 をガラ ため、本実証例に係るリード形成方法においても、外部 接続端子となる突起9の形成位置を自由度をもって設定 することができ、よって干め定められている様体外部技 統領子位置に突起9を容易に形成することが可能とな

【0072】上記のようにリード形成工程を実施するこ とによりリードフレーム11、20(以下の説明では、 リードフレーム11を用いた場合を例に単げて放明す る)が形成されると、欲いてリードフレーム11と半年 体チップ2を接合するほ合工程が実施される。以下、図:30:ボリイミド度?は推考網として機能するようになり、半 16万至回20モ用いてほ合工程について表明する。 【0073】接合工程においては、先ず回16に示され るようにリードフレーム11のインナーリード邸3a (検査すれば、後述する技能工程においてワイヤ 8 がボ ンディングされる郵位)に食メッキを着すことにより、 ポンディングパッド部27モ形成する。

【0074】また。図17に示されるように、半端なチ ップ2の電極バッド6の形成された面には、この電極バ ッド 6 の形成節位のみが露出する機成でポリイミドは7. が記載される。このボリイミド祭 7 はガラスモ移点が  $1-40-\{0.08.0\}$  的、半端体チップ 2 とリードフレーム 1.1○○~300℃のものが選定されており、図17に示さ れる状態では単に半導体チップでに載置されただけの状 蛛となっている。従って、ポリイミド度1が収落しない よう。半導体チップ2は竜種パッド6の形式面が上記に 位置するよう配置されている。 向、主導体チップ 2 は形 雁封止に行われておらずペアチップはとされている。ま ない上記のポリイミド様では、主義は赤ップでを形成で、

致され半導体チップでには、図1.8に示されるようにり ードフレーム11が軽速される。この頃、リードフレー ジェ」に形成されているリード3(インナーリード 55.3 a)と、半週はチップでに形成されている電極パッドを とが核反よく対向するよう。リードフレーム11は位置 決めされる.

【0076】上記のようにリードフレーム11が半点は チップ2上の所定位置に収置されると、 民いて回19に 示されるように治其28が終下し、リードフレーム11 a.アウターリード部3b及び突起9が一体的に形成さ、10 モ牛選体チップ2に向け界圧する。また、この形虫28 は加熱盆麓を真偏しており、治典 2-8 で発生する熱はり ードフレーム11モ介しでポリイミド度1に印加され

> 【0077】上記ポリイミド幕では、半温水デップ2と リードフレーム11とも考虑的に絶称する絶縁部材とし て従来より一般的に用いられているものであるが、工気 明者はこのポリイミド訳?を所定の表現条件下に偉くこ とにより接着剤として無能することを発見した。異体的 には、ポリイミド展7としてガラス症移点が100~3 ス元移点+100~200℃に加熱すると共に、1~1 マスェミ/cm<sup>1</sup>の伊圧力を印加することにより、ポリ イミド展7は技者群として後期するようになる。

【0078】よって、本実施例では上記の点に住目し、 半導体デップ2とリードフレーム11とのほ合時に、 怡 真28に設けられているヒータによりポリイミド似てモ ガラス症状点+100~200℃に無熱すると共に、治 表 2 8 の加工によりポリイミド葉に 1~1 0 kg (/c m'の押圧力を印加する様式としている。これにより、 軍はテップ2とリードフレーム!1とモポリイミド雇う を用いて性質することが可能となる。

【0079】 上記機成とすることにより、従来では必要 とされたポリイミド島モ半導体チップ2及びリードフレ ーム11と移写するための推着前は不要となり、 製品コ ストの危険及び中級体装置しの組み立て工数の低減を認 ることができる。図20は、半導はチップ2とリードフ レーム11とがポリイミド雇りにより扱合された状態を **示している。** 

こうほごは、ポリイミド購7を用いて注合する方法に陥 定されるものではなく、 従来のようにポリイミド 味の雨 面に接着剤を塗布しておき、この接着剤によりポリイミ ド展を介在させた状態で半退のチップでとリードフレー ムル1とを推合する方法を用いてもよい。この母兵で は、ポリイミド幕に対する速度制御及び存在力制資が不 数となり、複合工程を参加に実施でもことができる。

ド3と半導体チップ2に形成されている電極パッド6と をワイヤ8で電気的に接続する接続工程が実施される。 【0082】 図21は、キャピラリ29を用いてワイヤ (例えば全ワイヤ) Bをリード3に形成されたポンディ ングパッド部27(図16参照)と電極パッド6との間 に配設する処理を示している。原知のように、半選は装 置1の電気的特性を向上させる面からはワイヤモの長さ は短い方がよく。また半線体装置1の小型化展型化のた めにはワイヤ8は低ループであることが貧ましい。

【0083】このため、ワイヤ8を配放するのに低ルー 10 により対止された構成となる。 プポンディング圧を採用することが望ましい。低ループ ポンディング法も種々の方法が提案されているが、例え 「は先ず半導体チップ2に形成されている危軽パッド6に ワイヤ 8 をポンディングし、絞いて垂直上方にキャピラ リ29を移動させた後に水平方向に移動させてリード3 にポンディングする、いわゆる逆打ち怯を用いる状成と してもよい.

【0084】上記のように、リード3と電極パッド6と を電気的に反映するのにワイヤボンディング技を用いる きる。また、リード3と電極パッド6との間におけるウ イヤ8の引き回しも比較的自由度を持って行うことがで きる。尚、図22は、接続工程を実施することによりり ード3と電極パッド6との間にワイヤ8が配設された状 駄を示している.

【0085】上記のように接続工程を実施することによ り、電腦パッドをとり一ド3とがワイヤ8により電気的 に接続されると、既いて半導体チップ2の所定部分に封 止制程4を配数する對止能指配数工程が実施される。以 下、図23万至図25を用いて封止指揮配設工程につい、10 て放明する。

【0086】回23は、上記のき工程を実施することに よりリードフレーム11、ワイヤ8等が配設された半導 体チップ2を急型30に装着した状態を示している。 魚 型30は上型31と下型32とにより検戒されており、 リードフレーム11が上型31と下型32との間にクラ ンプされることにより、半導体チップでは必要30内に 気垢される.

【0087】上型31は、半導体チップ2が装着された と当は下る構成とされている。突起9の高さとクレドー ル33の高さは等しいため、よって上型31の形状は平 紙形状とされている。また、下型32は星をされた半点 体チップ2の側部に空間部を有したキャビティ形状を有 しており、また半退体チップ2の因における危間はニャ ビディ33の底匠と当様でる構成とされている。

(0088)このように、対比単級配数工程で無いる上

装置1の製品コストの低級に寄与することができる。 (0089)図24は金型30に対止用盾4(製地で示 す)を元頃した伏蛇を示している。金型30に対止艦指 4を充填することにより、半途はチップ2の下型31と 当推した上面(図23万至図25では下郎に位置する) を除く外周面に対止抱罪4により対止される。また、半 革はチップ2の仮節に配設されているリード3及びワイ 〒8も針正樹羅4により封止された状態となる。また。 突尼9も上型31と当接している雑節を除き封止指揮 4

【0090】図25は、封止樹辟4が充壌処理された半 編化チップ2を全型30から触型した状態を示してい る。何國に示されるように、半導体チップ2の上面 2 a は対止複雑4より奪出しており、よってこの上面2gよ り半端体チップで配発生する熱を効率よく放無させるこ とができる。また、突起9の雑部9aも対止程路4から 外部に貧出しており、従ってこの容託9gを外部技統論 子として用いることができる。

【0091】図25に示される状態において、図中一点 ことにより、容易かつ高速度に核反処理を行うことがで、10 雑誌で示す都所でリードフレーム11を切断することに より半導体装置を構成しても、図1に示す半導体装置) と向ほの効果を実現することができる。しかるに、図2 5に示す状態では、外部技技第子として製能する交起9 の雑郎9aが封止樹贈4の芸面と話面一となっているた め、実装基版10に対する実装性が不良である。このた め、本実施例においては、対止協議配設工程が終了した 後、戦闘9aにパン部5を形成するパンプ形成工程を実 嬉している。以下、パンプ形成工程を図26万至図30 モ用いて広切する。

【0092】パンプ形成工程においては、元ず囚26に 示すように、 好止整整 4 が配設された半端体チップ 2 の 全面に対してホーニング処理を行い、残留する樹脂展等 モ除去すると共に、突起9の炊飯9aを発実に外部に立 出させる。ホーニング処理が終了すると、思いて図27 に示すように、対止密轄4が配放された半導体チップ2 を平田様ろ4に世界し、突起9の雑乱9aに半日を用い て外盆メッキを行う(半田額を参照行号35で示す)。 この外径メッキに用いる半田としては、例えばPb:S n=1:9の経転比を有する半田の酒用が考えられる。 状態で突起9及びリードフレーム11のクレドール33 (0 回28は、上記の方はメッキにより突起9の成訂9aに 半田順35が形成された状態を示している。

> 【0093】上記のように外弦メッキ処理が終了する と、戌いて半田瓜35か形成された交配9のは貼9aに パンプSが形成される。このパンプSの形成方法として に指々の方法を採用することができ、例えば効率よくか つを名にバンブSもお成しうる転車ハンブ方法を用いて も成してもよい。直立9は、バンブミが突起9の異説9

尚、上記の交起9C~9Eは、リード3の所定交配形成 位属に、調査性機関所等を用いて固定された構成とされ ている。

. 10

(0100)また図35(D)に示すのは、リード3をプレス加工等により運貨量位変形させることにより交近9Fを形成したものである。このようにプレス加工等の塑性加工を用いて突起9Fを形成することにより、超めて容易に突起9Fを形成することができる。しからに、この形成方法では、突起9Fの高さは要性加工程界能を上限とし、それ以上の高さに放定することはできないという問題点も有する。

【0101】また、図36に示すのは、交起90日形成するのにワイヤボンディング技術を用い、スタッドパンプででつ交配基準位置に形成することにより交配90としたことを特定とするものである。図36(A)は交配90の形成方法を示しており、また図36(B)は交配90を拡大して示している。

【0102】上記のように、突起9Gモワイヤボンディングは紙を用いスタッドパンプで形式することにより、任意の位置に突起9Gモ形成することが可能となり、外部性成業子となる突起9Gモ所定位置にお募に形成することができる。また、突起9Gの形式は、半進件禁煙の製造工程の内、技能工程においてワイヤ8の配収時に一括的に形成することが可能となり、製造工程の所轄化を図ることができる。

【0103】また、突起9日の高さはスタッドバンブを 複数症状みまねて配益することにより任意に設定するこ とができる。図37(A)に示される突起9日は、スタッドバンブモ3個指み重ねることにより図36(B)に 示される1個のスタッドバンブにより突起9日を形成し た領域に比べて高さを高くしたものである。

【0104】また突起の高さそ高くする地の方法としては、中で7(B)に示されるように干のリード3にプレック状の基準性部材41を基準性管理所等により固定にある。この基準性部材41の上部に図37(C)に示されるようにスタッドパンプ42と形成し、、ほ雇しておれるようにスタッドパンプ42とが協助しておれる。この形成の中である。この形成では近常材41に高さにより決めららのではいるが、プロック状の調整性配材41に高さの大きさのものが提供されており、よって突起91の高さを任意に設定することができる。

(0105) 図3 8は、原名工能の変形例を示している。上記した実施的では、図16万里図20に示したように主席はデンブ2とリードフレーム11とを予定を行っては、アファーファインでは、アファーファインでは、アファーファインでは、アファーファインでは、アファーファインでは、アファーファインでは、アファーファインでは、アファーファインでは、アファーファインでは、アファーファインでは、アファーファインでは、アファーファインでは、アファーファインでは、アファースを対象を表現している。

リードフレーム 1 1 の切断処理が行われ、これにより、 図 3 0 に示される半導体装置 1 が形成される。 尚、この リードフレーム 1 1 の切断処理に先立ち、切断処理を容 易にするためにリードフレーム 1 1 の切断屈所にハーフ エッチング処理を行ってもよい。

【0095】上記のように製造された半導体装置1に対 しては、肥いて適正に作動するかどうかをは数するは故 工程が実施される。図31及び図33は、夫々異なる半 耳体装置1の試験方法を示している。図31に示される **試験方法では、パンプ5を装着しうる構成とされたソケー10** ット36を用い、このソケット36に半導体装置1を案 若することによりパーイン等の試験を行うものである。 【0096】また、四32に示されるは以方法は、プロ ープ37を用いて半導体装置1の試験を行う方法であ る。半導体装置1は、對止按指4の側部位置にリード3 の雌部が封止襟綰々から高出した横成とされている。本 試験方法では、これを利用して封止指配4から兵出した リード3にプロープ37をほ触させて試験を行う機成と されている。よって、本試数方法を採用することによ り、中導体技能1モ実験基板10に実体した後において 10 も試験を行うことが可能となる。

【0097】図33は、半導体は産1モ実装基板10に実践する実施工程を示している。半導体能産1を実は基板10に実践する方法としては、用知の程々の方法を採用すすることが可能である。例えば、赤外級リフロー方法を用い、半導体整度1に及けられているパンプ5を実践基板10に形成されている電便割38にペースト等を用いて仮止めし、その上で赤外級リフロー炉においてパンプ5を容配させることによりパンプ5と電低部38とを提合する方法を用いてもよい。

(0098) 続いて、上記した半線体拡展の製造方法の 変形例について以下取明する。図34万至図37は、天 々突起9の変形例を示している。図34(A)。(B) に示される突起9Aは、その形状を円柱状とした様式で ある。また、図37(C)に示される突起9Bは、その 形状を角柱状とした様式である。このように、安起9。 9A、9Bの平面形状は程々選定できるものでいる。 ンプ5の様合性及び実質基質10に形成されてことが可 はである。具体的には、例えばエッチング性により突起 はである。具体的には、例えばエッチング性に示す交足形 はである。具体的には、例えばエッチング性に示す交足形 はである。具体的には、例えばエッチング性に示す交足形 はでは、98日を形式する場合にに示す交足形 成位は14に反対するマスク13の形状を選互系に所受 するに伏とすることができる。

ム11とも複合する異成としてもよい。

【0106】また、テーブ状度を到45の配放位度は、 半導体チップ2の上面だけではなく、図38に示される ようリードフレーム11の下面にも設けてもよく、また リードフレーム11の下面のみに設けた構成としてもよい。更に、テーブ状度を到45の配数範囲は、電極パッ ド6の形成位度を除く区中矢印义で示す範囲であれば、 自由に設定することができる。尚、テーブ状度を到45 は、半導体チップ2とリードフレーム11とを電気的に 地域する必要があるため、絶縁性接着剤である必要があ 10 る。

【0107】図39万至図42は、静放工程の変形例を示している。上記した実施例では、図21及び図22に示されるように電極パッド6とリード3とを検試するのにワイヤ8を用いた核成を示したが、図39万至図42に示す変形例では電極パッド6とリード3とを直接検討するダイレクトリードホンディング(DLB)方法を用いたことを特徴としている。

【見明の効果】上述の如く本見明によれば、下足の程々を例えば超音波振動子に接続された接合始具46を用い 20 の効果を実現することができる。超改項1及び放出項 2 で直接的に栽培パッド6に推合する根式とされている。 しかるに、この根底では返音板振動する推合他具46により、電格パッド6にダメージが見生するおそれがあ コードのしてアウトをの話でる。

【0110】また、図39万至図42に示した核紀工程によれば、ワイヤ8年用いて名質パッド6とリード3を検続する核成に比べて電気抵抗を低減できるため、半導体装置1の電気特性を向上させることができ、高速の半迭体チップ2に対応することができる。

(0111) 図43万室図44は、封止書籍配設工程の 実形例を示している。上記した実施例では、図23及び 図24に示されるように全型30を構成する下型32の キャピティ匹面は半端体チップ2の上面2aと違度当後(0 し、この上面2aには最熱特性を向上させる最から封止 度隔4が配設されない模成とされていた。

【0112】しかろに、半導体装置1が使用される装填が低しい(例えば、多屋模模)時には飲無性よりも影像性等をより必要とする場合が生じ、このような場合にはほ此所能4により半点はチップ2を完全に対比する必要がある。 四く3及び四く4に無す金型50は、半点はチップ2を対上を担くて完全に付出する様々にデニてい

キビディ52が、図43に示されるように半選はチップ 2の外角面から離断しており、よって図44に示される ように対止樹脂4を変型に完装した状態で半選はチップ シニス上に封止樹脂4に対止された様式となる。このように、半選はチップ2に対する封止樹脂4の底数位置 は、変数30、50に形成されるキャビディ33、52 の形状を選査変更することにより任意に数定することができる。

7 2

(0114) また、上型31にリード3に形成された交配9を装着する凹部を形成しておくことにより、図45に示されるような突起9が対止制度4から大きく突出した構成の単導体装置60は、突起9が対止附近4から大きく突出しているため実施基板10に対する実施性は良好であり、よって取起した実施内に低る半導体装置1のようにパンプ5を設ける必要になく、半導体装置6の製造工程の簡単化を図ることができる。

[0115]

【0117】また、緑水項4記載の発明によれば、交起をリードと一体的に形成したことにより、交起とリードを別慮の材料により構成する場合に比べて構造の原果化を図ることができる。また、緑水原5記載の発明によれば、配線としてフィイを用いたことにより、利応した電ビニードにリードとの間における配線の引き回しを容易に行うことができる。

絶論材と推着期とも制備に配放する規式に比べて報法の

**簡単化及び製造の常素化を取ることができる。** 

【0118】また、技术項を記載の発明によれば、突長にパンプを形成したことにより、突起を直接実際基底に実装する構成に比べて、半導所基度の実体基底への採用を容易に行うことができる。また、技术項で記載の発明によれば、様々に紹介といって、アプリア・ディを利用されて

構成としているため、リードと半導体チップとの発展と 複合を一括的に行うことができる。

【011g】また、投統工程では半導体チップに形成さ れている危極パッドと前記リードとも配牌を引き回し度 校するため、この引き回しを建立設定することにより、 **電性パッドのレイアウトに対してリードのレイアウトモ** 変更することが可能となる。また、半導体装置はリード 形成工程、设合工程、技典工程及び対止単指配款工程の 4 工程のみで整治される。このように少ない工程で半路 体装定が設造されるため、生産効率を向上させることが 10 てきる.

【0120】また、放水項8記載の発明によれば、ポリ イミド級に印加する歴度等を所定範囲内に制図すること なく接合処理を行うことができるため、接合処理を容易 に行うことができる。また、謀求項8記載の発明によれ ば、皮肤工程で、電極パッドとリードとモダイレクトリ ードポンディング法を用いて電気的に位成するため、原 単かつ経実に電極パッドとリードとの技統処理を行うこ とがてきる.

勢によれば、アウターリード部のリードピッチに対して インナーリード節のリードピッチが小さく設定されてい るため、インナーリード部が電気的に複数される半導体 チップの発極パッドの配位ピッチが小さくてもこれに対 応させることができ、かつ実装基板と電気的に接続され るアウターリード郎のリードピッチは大きいため、女装 基仮への実装性を向上させることができる。また、突起 がアウターリード郎に形成されることにより、この交起 モ外郎族院成子して用いることができ、これによっても 実装性を向上させることができる。

【0122】また、技术項12及び設本項13記載の発 明によれば、交配が一体的に形成された数ピッチのリー ドモ客島に形成することができる。また、鎌太孫14記 戦の見明によれば、リードパターンを形成するリードパ ターン形成工性と、突起を形成する突起形成工程とも別 四に行うことにより、基材の厚さを突起の高さに向わら 丁逆定することができ、よって得い益材を用いることに よりリードパターンの牧ビッチ化も図ることができる。 また。突起形成工程においては、任意の高さを有する突 起を形成することが可能となり、設計の自由度を向上さ 40 ド幕を配置する処理を放明するための区である。 せることができる。

【0123】更に、諸求項15万至17記載の兄弟によ れば、英尼形成工程において突起の形成を容易に行うこ とができる.

(図面の原準な長期)

【図1】 本発味の一実施的である半温は生産を示す断面 日である.

1天 21 カロヴァニかはホームステスルサラシュナッ夫

示す底匠区である。

【図4】本見明の一実第四である半選体装置の変形ので 示す底面区である。

【図 5】 本発明に係るリードフレームの製造方住の第: 実施例を反明するための感であり、基材を示す感であ ъ.

【図6】本発明に紙をリードフレームの製造方法の第1 実施例を説明するための区であり、所定位置にマスクを 足なした状態を示す図である。

【図7】本党朝に係るリードフレームの製造方法の第1 実施例を説明するための図であり、第1のエッチングエ 世が終了した状態を示す図である。

【図8】本見明に紙るリードフレームの製造方法の第1 実施例を説明するための邸であり、所定位置にマスクを 配投した状態を示す図である。

【図9】本発明に係るリードフレームの設造方法の第1 実着例を説明するための望であり、完成したリードフレ ームモ示す回である。

【図10】本発明に係るリードフレームの製造方法の第 【0 1 2 1】また、経水項 1 0 及び設求項 1 1 記載の発 20 2 実施例を説明するための図であり、第 1 の基材を示す 図である.

> 【図11】本発明に任るリードフレームの製造方法の第 2 実施例を説明するための図であり、 第 2 の差材を示す 図である.

> 【図12】本発明に係るリードフレームの製造方圧の京 2 実施例を説明するための図であり、 第 1 の番材と第 2 の基材を推合した状態を示す図である。

> 【図13】リードパターンと突起パターンとが重なり合 った部位を拡大して示す平面図である。

30 【図14】リードパターンと突起パターンとが重なり合 った即位を拡大して示す側面図である。

【囚15】本見明に係るリードフレームの製造方法の素 2 実施例を説明するための図であり、完成したリードフ レームを示す図である。

【図16】本見明に係る半萬体装度の製造工程の接合工 程を収明するための区であり、ポンディングパッド部の 形成を奴勢するための図である。

【図17】本発明に係る半進体装度の製造工程の指含工 程を説明するための図であり、半導体チップにポリイミ

【図18】本発明に係る半高体装置の製造工程の符合工 程をੜ明するための図であり、半路体チップにリードフ レームを配収する処理を放明するための図である。

【図19】本発明に係る半導体各層の製造工程の存合工 反を反射するための区であり、ポリイミド裏を接着剤と して複載させて半点体チップとリードフレームとを浮台 する処理を表現するための包である。

【図21】本発明に任ろ半退体装置の製造工程の接続工 役を設勢するための図であり、キャピラリを用いてワイ ヤの配牌処理を行っている状態を示す図である。

【図22】本発明に紙る半端体拡置の製造工程の程度工 程を反明するための図であり、常様パッドとリードとの 間にワイヤが配設された状態を示す図である。

【図23】本発明に係る半導体装置の製造工程の封止樹 妖配☆工程を説明するための図であり、半導体チップが **企型に装着された状態を放射するための数である。** 

【図24】本発明に係る半導体装置の製造工程の対止層 店配設工程を説明するための図であり、 企製に封止制度 が充填された状態を取明するための図である。

【図25】本発明に係る半導体装置の製造工程の封止器 **慰記設工程を説明するための図であり、樹脂封止された** 半導体チップが企型から離型された状態を反明するため

【図26】本発明に係る半導体装置の製造工程のパンプ 形成工程を改明するための図であり、ホーニング処理を 実施している状態を示す図である。

【図 2 7】 本発明に扱る半導体装置の製造工程のパンプ 形成工匠を説明するための図であり、外装メッキ処理を 英範している状態を示す図である。

【図 2 8】 本発明に係る半導体装置の製造工程のパンプ 形成工程を収明するための盛であり、外装メッキ処理が 終了した状態を示す図である。

【図29】本発明に係る半導体装置の製造工程のパンプ 形成工程を採明するための図であり、パンプも形成した 状体を示すのである。

【図30】本発明に係る半導体装置の製造工程のパンプ 30 9、9A~91 突起 形成工程を説明するための区であり、完成した半温は監 置を示すのである。

【図31】本発明に係る半選体装置のは禁工程を提供す るための囚であり、ソケットを用いて試験を行う方法を 示す図である。

【図32】本見明に係る単連体装置の試験工程を設明す るための区であり、ブローブを用いては数を行う方法を 示す感である。

【図33】半導体装置を実営基板に実装する実験工程を 説明するための囚である。

【四34】交起の平面形状を異ならせた変形性を示す図 である.

【図35】突起の断面形状を異ならせた変形性を示す図

【図3.6】スタッドパンプにより交起を形成する構成を 契例するための選である。

【図37】スタッドバンブにより突起を形成する構成の

【図39】推規模成の変形的を示す区であり、電極バッ ドに直接リードを指接する方法を説明するための図であ

【図40】技統構成の変形病を示す図であり、電極パッ ドに直接リードが接続された状態を示す感である。

【図41】推択構成の変形例を示す図であり、電極バッ ドにリードモスタッドパンプを介して推検する方法を欲 男子るための図である。

【図42】接続観成の変形例を示す図であり、電極パッ 10 ドにリードモスタッドパンプを介して復復した状態を示 す回である.

【四43】対止制度配放工程の変形的も取明するための 図であり、全型に半導体チップが基常された状態を示す 包である.

【図44】対止器線配設工程の変形例を放明するための 図であり、金型に対止使度が充填された状態を示す図で ある.

【図45】突起が封止密箱より大きく突出した横成の半 導体装置を示す回である。

#### 20 【符号の放明】


- 1.60 単氯体总量
- 2 単導体テップ
- 3 リード
- 3 a インナーリード部
- 3 b アウターリード╉
- 4 對止附限
- 5 バンブ
- 6 電極パッド
- 8 714
- - 10 黄粱蓝板
  - 11.20 リードフレーム
  - 12 基村
  - 13.17 マスク
  - 21 第1の基材
  - 22 第2の基材
  - 2 3 リードパターン
  - 2.4 英尼パターン
  - 28 松果
- 10 29 キャピラリン
  - 30.50 全型
  - 3 1 上型
  - 32.51 下型
  - 33.52 キャビティ
  - 34 半任任
  - 35 半田原
  - 41 海藻性部以


M## € - 3 0 € E 5 3


4.8 灰無胎具


2 7


(≥1)


















( **2** 4 5 )



フロントページの技会

(72) 発明者 辛野 正

神奈川県川崎市中原区上小田中1015春

地 富士通株式会社内

(72)兒明者 庭択 哲也

神奈川県川崎市中原区上小田中1015番

地 富士通供式会社内

(72) 発明者 脇 政樹

度児島県理席部入来町副田 5 9 5 0 委地

株式会社九州富士追エレクトロニクス内

# JAPANESE PATENT LAID-OPEN PUBLICATION NO. HEISEI 8-306853

### [TITLE OF THE INVENTION]

## SEMICONDUCTOR DEVICE, FABRICATION METHOD THEREOF.

5 AND FABRICATION METHOD FOR LEAD FRAME

#### [CLAIMS]

10

15

1. A semiconductor device including a semiconductor chip provided with electrode pads formed to have a first pitch, leads electrically connected to the electrode pads by a wiring, respectively, and a resin encapsulate for encapsulating the semiconductor chip, wherein:

protrusions are formed on the leads, respectively, in such a fashion that they have a second pitch different from the first pitch; and

the resin encapsulate is arranged to encapsulate the wiring connected between the electrode pads and the leads while allowing the protrusions to be exposed.

- 2. A semiconductor device including a semiconductor chip provided with electrode pads formed to have a first pitch, leads electrically connected to the electrode pads by a wiring, respectively, and a resin encapsulate for encapsulating the semiconductor chip, wherein:
- 25 protrusions are formed on the leads, respectively, in

such a fashion that they have a second pitch different from the first pitch; and

the resin encapsulate has a thickness from a surface of the semiconductor chip formed with the electrode page not more than a height from the semiconductor chip surface to each protrusion, but not less than the height from the semiconductor chip surface to the wiring.

- 3. The semiconductor device according to claim 1 or 2,
  wherein the semiconductor chip and the leads are bonded together
  by an adhesive comprised of a polyimide film.
- 4. The semiconductor device according to any one of claims 1 to 3, wherein each of the protrusions is formed in such a fashion that it is integrally with an associated one of the leads.
  - 5. The semiconductor device according to any one of claims 1 to 4, wherein the wiring comprises wires.

20

5

- 6. The semiconductor device according to any one of claims 1 to 5, wherein each of the protrusions is formed with a bump.
- 7. A method for fabricating a semiconductor device

10

comprising the steps of:

forming leads each provided with a protrusion at a region where an outer connecting terminal is to be formed;

arranging a polyimide film on at least one of the leads and the semiconductor chip, pressing the leads and the semiconductor chip by a desired pressure while interposing the polyimide film between the leads and the semiconductor chip, and heating the polyimide film to a desired temperature to allow the polyimide film to serve as an adhesive, thereby bonding the leads and the semiconductor chip together;

connecting the electrode pads formed on the semiconductor chip to the leads by a wiring, respectively, thereby electrically connecting the electrode pads and the leads together; and

- forming a resin encapsulate adapted to partially or completely encapsulating the wiring and the semiconductor chip while allowing each of the protrusions to be exposed at a tip surface thereof.
- 8. The method according to claim 7, wherein a thermoplastic adhesive is applied to both surfaces of the polyimide film when the leads and the semiconductor chip are bonded together by the polyimide film at the bonding step.
- 25 9. The method according to claim 7 or 8, wherein the

electrode pads and the leads are electrically connected together using a direct lead bonding process at the connecting step.

- 10. A lead frame provided with a plurality of leads each

  5 having an inner lead portion and an outer lead portion, wherein
  the inner lead portion have a lead pitch less than a lead
  pitch of the outer lead portions, and each of the outer lead
  portion has a protrusion integrally formed therewith.
- 10 Il. The lead frame according to claim 10, wherein the lead pitch (Pout) of the outer lead portions is substantially equal to the thickness (W) of each lead at a region where the protrusion is formed, and the lead pitch (Pin) of the inner lead portions corresponds to about half the lead pitch (Pout) of the outer lead portions (Pin = Pout/2).
  - 12. A method for fabricating a lead frame according to claim 10 or 11, comprising:
- a primary etching step for conducting a half-etching

  process for a blank while using a mask arranged on the blank at the protrusion forming region; and
  - a secondary etching step for conducting a half-etching process for the blank while using a mask arranged on the blank at the lead forming region.

25

13. A method for fabricating a lead frame according to claim 10 or 11, comprising the steps of:

preparing a first blank and a second blank respectively having thicknesses selected in such a fashion that they have a total thickness corresponding to the height of the protrusions when they are overlapped with each other;

forming a lead pattern having a planar shape corresponding to the shape of the leads on the first blank;

forming a protrusion pattern on the second blank in such a fashion that the protrusion pattern is arranged at the protrusion forming region;

overlapping the first blank formed with the lead pattern and the second blank formed with the protrusion pattern together, and bonding the first and second blanks to each other in such a fashion that the lead pattern and the protrusion pattern are overlapped with each other at the protrusion forming region; and

removing unnecessary portions of the first and second blanks.

20

25

5

10

15

14. A method for fabricating a lead frame according to claim 10 or 11 comprising the steps of:

forming a lead pattern having a planar shape corresponding to a shape of the leads on a blank; and forming the protrusions at a desired region on the lead

591561 vi

pattern after completion of the lead pattern forming step.

- 15. The method according to claim 14, wherein the protrusion forming step is achieved by overlapping one or more bumps on the lead pattern at a desired region to form the protrusion.
- 16. The method according to claim 14, wherein the protrusion forming step is achieved by arranging a conductive member on the lead pattern at a desired region to form the protrusion.
- 17. The method according to claim 14, wherein the protrusion forming step is achieved by subjecting a desired portion of the lead pattern to a plastic shaping process to form the protrusion.

# [DETAILED DESCRIPTION OF THE INVENTION] [FIELD OF THE INVENTION]

The present invention relates to a semiconductor device, a method for fabricating the semiconductor device, and a method for fabricating a lead frame used in the semiconductor device.

In particular, the present invention relates to a semiconductor device having a structure encapsulating a semiconductor chip and leads by resin, a method for fabricating the semiconductor

10

20

25

device, and a method for fabricating a lead frame used in the semiconductor device.

The recent trend of electronic appliances to be down-sized has resulted in efforts to achieve an increased density and increased mounting efficiency of semiconductor devices. It is also expected to obtain an improvement in the reliability of electronic appliances. In addition, there is demand for an improvement in the reliability of semiconductor devices.

Furthermore, it is expected for semiconductor devices to achieve a reduction in costs.

Accordingly, developments of semiconductor devices capable of satisfying the above mentioned demands are strongly required.

# 15 [DESCRIPTION OF THE PRIOR ART]

Recently, a flip chip type mounting structure has been proposed as a scheme capable of achieving a high-density mounting. Such a flip chip type mounting structure is widely used in multi chip modules (MCMs). In accordance with the flip chip mounting scheme applied to MCMs, no resin encapsulate is formed. Instead, bumps are formed on electrode pads of a semiconductor chip (bare chip), respectively. In this case, mounting of the bare chip is achieved by bonding the bare chip to electrode portions formed on a circuit board (mother board) in a face down bonding fashion.

10

15

20

25

In accordance with the use of the flip chip type mounting structure, it is possible to mount semiconductor devices on a mother board at a high density. An improvement in electrical characteristics is also achieved because the semiconductor devices are electrically connected to the mother board by means of bumps directly formed on the bare chips of the semiconductor devices.

# [SUBJECT MATTERS TO BE SOLVED BY THE INVENTION]

However, the bare chips not encapsulated by resin involve problems in that they exhibit a degradation in heat resistance, mechanical strength, and temperature resistance. Furthermore, since bumps are directly formed on electrode pads formed on each bare chip, the layout of the electrode pads formed on the bare chip is rendered to be the layout of outer connecting terminals (bumps) as it is.

Generally, semiconductor chips have different layouts of electrode pads thereof in accordance with the manufacturers thereof. Accordingly, even for semiconductor devices having the same function, the user should design a wiring pattern of the mother board to match the kind of those semiconductor devices (manufacturer). In the conventional mounting structure using bare chips, there are problems of a degradation in the matching ability of semiconductor devices to the mother board and an increased burden to the user because no standardization for

10

15

25

outer electrode terminals of semiconductor devices is made.

In order to solve the above mentioned problems, the standardization may probably be made by processing the surface of a chip and forming a wiring on the processed chip surface. However, this scheme requires a number of processes with a high accuracy to form a desired wiring. Furthermore, there are problems of an increase in costs and a degradation in the efficiency of production.

The present invention has been made in view of the above mentioned problems, and an object of the invention is to provide a semiconductor device, a method for fabricating the semiconductor device, and a method for fabricating a lead frame used in the semiconductor device, which are capable of achieving a standardization of outer electrode terminals to keep the reliability of a semiconductor chip used, a reduction in costs, and an improvement in the efficiency of production.

#### [MEANS FOR SOLVING THE SUBJECT MATTERS]

The above subject matters can be solved by the following 20 means.

The invention of claim 1 is characterized by a semiconductor device including a semiconductor chip provided with electrode pads formed to have a first pitch, leads electrically connected to the electrode pads by a wiring, respectively, and a resin encapsulate for encapsulating the

10

15

20

25

semiconductor chip, wherein: protrusions are formed on the leads, respectively, in such a fashion that they have a second pitch different from the first pitch; and the resin encapsulate is arranged to encapsulate the wiring connected between the electrode pads and the leads while allowing the protrusions to be exposed.

The invention of claim 2 is characterized by a semiconductor device including a semiconductor chip provided with electrode pads formed to have a first pitch, leads electrically connected to the electrode pads by a wiring, respectively, and a resin encapsulate for encapsulating the semiconductor chip, wherein: protrusions are formed on the leads, respectively, in such a fashion that they have a second pitch different from the first pitch; and the resin encapsulate has a thickness from a surface of the semiconductor chip formed with the electrode pads not more than a height from the semiconductor chip surface to each protrusion, but not less than the height from the semiconductor chip surface to the wiring.

The invention of claim 3 is characterized by the semiconductor device according to claim 1 or 2, wherein the semiconductor chip and the leads are bonded together by an adhesive comprised of a polyimide film.

The invention of claim 4 is characterized by the semiconductor device according to any one of claims 1 to 3, wherein each of the protrusions is formed in such a fashion that

10

15

20

25

it is integrally with an associated one of the leads. The invention of claim 5 is characterized by the semiconductor device according to any one of claims 1 to 4, wherein the wiring comprises wires.

The invention of claim 6 is characterized by the semiconductor device according to any one of claims 1 to 5, wherein each of the protrusions is formed with a bump. The invention of claim 4 is characterized by a method for fabricating a semiconductor device comprising the steps of: forming leads each provided with a protrusion at a region where an outer connecting terminal is to be formed; arranging a polyimide film on at least one of the leads and the semiconductor chip, pressing the leads and the semiconductor chip by a desired pressure while interposing the polyimide film between the leads and the semiconductor chip, and heating the polyimide film to a desired temperature to allow the polyimide film to serve as an adhesive, thereby bonding the leads and the semiconductor chip together; connecting the electrode pads formed on the semiconductor chip to the leads by a wiring, respectively, thereby electrically connecting the electrode pads and the leads together; and forming a resin encapsulate adapted to partially or completely encapsulating the wiring and the semiconductor chip while allowing each of the protrusions to be exposed at a tip surface thereof.

The invention of claim B is characterized by the method

10

15

20

25

according to claim 7, wherein a thermoplastic adhesive is applied to both surfaces of the polyimide film when the leads and the semiconductor chip are bonded together by the polyimide film at the bonding step.

The invention of claim 9 is characterized by the method according to claim 7 or 8, wherein the electrode pads and the leads are electrically connected together using a direct lead bonding process at the connecting step.

The invention of claim 10 is characterized by a lead frame provided with a plurality of leads each having an inner lead portion and an outer lead portion, wherein the inner lead portion have a lead pitch less than a lead pitch of the outer lead portions, and each of the outer lead portion has a protrusion integrally formed therewith.

The invention of claim 11 is characterized by the lead frame according to claim 10, wherein the lead pitch (Pout) of the outer lead portions is substantially equal to the thickness (W) of each lead at a region where the protrusion is formed, and the lead pitch (Pin) of the inner lead portions corresponds to about half the lead pitch (Pout) of the outer lead portions (Pin = Pout/2). The invention of claim 12 is characterized by a method for fabricating a lead frame according to claim 10 or 11, comprising: a primary etching step for conducting a half-etching process for a blank while using a mask arranged on the blank at the protrusion forming region; and a secondary etching step for

10

15

conducting a half-etching process for the blank while using a mask arranged on the blank at the lead forming region.

The invention of claim 13 is characterized by a method for fabricating a lead frame according to claim 10 or 11, comprising the steps of: preparing a first blank and a second blank respectively having thicknesses selected in such a fashion that they have a total thickness corresponding to the height of the protrusions when they are overlapped with each other; forming a lead pattern having a planar shape corresponding to the shape of the leads on the first blank; forming a protrusion pattern on the second blank in such a fashion that the protrusion pattern is arranged at the protrusion forming region; overlapping the first blank formed with the lead pattern and the second blank formed with the protrusion pattern together, and bonding the first and second blanks to each other in such a fashion that the lead pattern and the protrusion pattern are overlapped with each other at the protrusion forming region; and removing unnecessary portions of the first and second blanks.

The invention of claim 14 is characterized by a method

for fabricating a lead frame according to claim 10 or 11

comprising the steps of: forming a lead pattern having a planar shape corresponding to a shape of the leads on a blank; and forming the protrusions at a desired region on the lead pattern after completion of the lead pattern forming step.

The invention of claim 15 is characterized by the method

10

according to claim 14, wherein the protrusion forming step is achieved by overlapping one or more bumps on the lead pattern at a desired region to form the protrusion.

The invention of claim 16 is characterized by the method according to claim 14, wherein the protrusion forming step is achieved by arranging a conductive member on the lead pattern at a desired region to form the protrusion.

The invention of claim 17 is characterized by the method according to claim 14, wherein the protrusion forming step is achieved by subjecting a desired portion of the lead pattern to a plastic shaping process to form the protrusion.

### [FUNCTIONS]

Each of the above mentioned means serves as follows.

In accordance with the invention of claims 1 and 2, it is possible to achieve an improvement in heat resistance, mechanical strength, and temperature resistance. Since the electrode pads and leads are connected together using wires, it is possible to set the layout of the leads irrespective of the layout of the electrode pads. An improvement in the matching ability of the semiconductor device to the circuit board. The resin encapsulate provides an improvement in reliability because it surely protects the connected wires. Since the outer connecting terminals are exposed from the resin encapsulate, the electrical connection of the semiconductor device to the circuit

10

15

20

25

board can be surely provided.

In accordance with the invention of claim 3, the insulating and bonding processes for the semiconductor chip and leads can be simultaneously conducted because the polyimide film, as an insulating member, interposed between the semiconductor chip and the leads serves as an adhesive.

Accordingly, it is possible to simplify the structure of the semiconductor device while achieving an easy fabrication of the semiconductor device, as compared to the case in which the insulating member and the adhesive are separately provided.

In accordance with the invention of claim 4, each protrusion is integrally formed with an associated one of the leads. Accordingly, it is possible to achieve a simplification in structure, as compared to the case in which the protrusion and lead are formed using separate materials, respectively. In accordance with the invention of claim 5, a wire is used for the connection between the electrode pad and lead. Accordingly, it is possible to achieve an easy connection for the wire between the electrode pad and lead.

In accordance with the invention of claim 6, a bump is formed on each protrusion. Accordingly, it is possible to achieve an easy connection of the semiconductor device to the circuit board, as compared to the case in which the protrusion is directly mounted on the circuit board. In accordance with the invention of claim 7, the leads and semiconductor chip are

591561 %1

10

15

. 20

25

bonded together by maintaining the polyimide film at a certain temperature and a certain pressure, thereby causing the polyimide film to serve as an adhesive. Accordingly, the insulating and bonding processes for the leads and semiconductor chip can be simultaneously conducted.

Since each electrode pad formed on the semiconductor chip is connected to an associated one of the leads by means of a wire in the bonding process, it is possible to vary the layout of the leads with respect to the layout of the electrode pads by selecting an appropriate connection method. The fabrication of the semiconductor device involves only four processes, that is, a lead forming process, a bonding process, a connecting process, and a resin encapsulating process. Since the fabrication of semiconductor device is achieved using a reduced number of processes, as mentioned above, an improvement in production efficiency is obtained.

In accordance with the invention of claim 8, an easy bonding process can be achieved because the bonding process can be conducted without a control for the temperature applied to the polyimide film within a desired range.

In accordance with the invention of claim 9, the connection between the electrode pads and the leads can be simply and surely achieved because the electrode pads and leads are electrically connected together in accordance with a direct lead bonding process. In accordance with the invention of claim

10

15

than the lead pitch of the outer lead portions is less than the lead pitch of the inner lead portions. Accordingly, the inner leads can cope with a small pitch of the electrode pads on the semiconductor chip to which the inner lead portions are electrically connected. Furthermore, the mounting efficiency of the semiconductor device to the circuit board is improved because the lead pitch of the outer lead portions electrically connected to the circuit board is large. Since each protrusion is formed on an associated one of the outer lead portions, it can be used as an outer connecting terminal.

Accordingly, it further improves the mounting efficiency.

In accordance with the invention of claim 12, it is possible to form leads each integrally formed with a protrusion by conducting a primary etching process for the blank in accordance with a half-etching method in such a fashion that the blank has a reduced thickness at its portion except for the region to be formed with the protrusions—and then conducting a secondary etching process for the thickness-reduced portion of the blank to form the leads.

The pitch of the leads is determined by the thickness of the blank upon forming the leads. In other words, it is only possible to form leads having a pitch substantially equal to the thickness of the blank. Accordingly, a reduced lead pitch can be obtained when the blank has a reduced thickness.

25 Meanwhile, where leads provided with protrusions are

10

15

20

25

formed, the thickness of the blank is determined by the height of the protrusions. It is impossible to form leads having a small pitch by simply etching the blank having a thickness equal to the height of the protrusions. In accordance with the present invention, however, it is possible to form leads having a small pitch, even when the leads have a structure provided with protrusions, by conducting a primary etching process for the blank in accordance with a half-etching method in such a fashion that the blank has a reduced thickness at its portion except for the region to be formed with the protrusions, and then conducting a secondary etching process for the thickness-reduced portion of the blank to form the leads. As apparent from the above description, the pitch of the protrusions can be reduced to a pitch substantially equal to the thickness of the blank.

In accordance with the invention of claim 13, the first and second blanks have thicknesses respectively selected in such a fashion that they have a total thickness corresponding to the height of the protrusions when they are overlapped with each other. For this reason, each of the first and second blanks has a thickness less than the height of the protrusions. In the lead pattern forming step, a lead pattern having the same shape as the whole shape of the leads is formed on the thin first blank. Accordingly, it is possible to reduce the lead pitch of the lead pattern formed in accordance with the above mentioned

10

15

20

25

relation between the blank thickness and lead pitch.

In the protrusion pattern forming step, a protrusion pattern is formed on the second blank in such a fashion that it is arranged at the protrusion forming region. In the bonding step, the first and second blanks are bonded together in a state in which they are overlapped with each other. The lead pattern and protrusion pattern are overlapped with each other at the protrusion forming region. The blank thickness at the protrusion forming region corresponds to a desired height of the protrusions. At the removing step, unnecessary portions of the blanks are removed, thereby forming leads.

. ..

Accordingly, a reduction in lead pitch is achieved because the thickness of the blank used in the formation of the lead pattern is small. On the other hand, since the lead pattern and protrusion pattern are overlapped with each other at the protrusion forming region, it is possible to form protrusions having a desired thickness. In accordance with the invention of claim 14, the lead pattern forming step and the protrusion forming step are conducted in a separate fashion. Accordingly, the thickness of a blank used can be selected irrespective of the height of the protrusion. Therefore, it is possible to reduce the pitch of a lead pattern when a thin blank is used. In the protrusion forming process, it is possible to form protrusions having an optional height. An improvement in the freedom of design is also achieved.

In accordance with the invention of claims 15 to 17, it is possible to easily conduct the protrusion forming process.

## [EMBODIMENTS]

5

10

20

25

Now, preferred embodiments of the present invention will be described in conjunction with the annexed drawings. Figs. I and 2 illustrate a semiconductor device 1 according to an embodiment of the present invention. Fig. 1 is a cross-sectional view of the semiconductor device 1 whereas Fig. 2 is a bottom view of the semiconductor device 1.

As shown in the figures, the semiconductor device 1 mainly includes a semiconductor chip 2, a plurality of leads 3, a resin encapsulate 4, and bumps 5. The semiconductor chip 2 is provided at the central portion of its lower surface with a plurality of electrode pads 6 arranged in a line. Each of the leads 3 has an inner lead portion 3a and an outer lead portion 3b. The leads 3 are bonded to the lower surface of the semiconductor chip 2 by means of a polyimide film 7.

The polyimide film 7 serves as an insulating member for electrically insulating the leads 3 from a circuit surface 2A formed on the lower surface of the semiconductor chip 2. The polyimide film 7 also serves as an adhesive for bonding the leads 3 to the semiconductor chip 2 as described hereinafter. Since the polyimide film 7 functions as both the insulating member and the adhesive, it is possible to simplify the

10

15

20

25

fabrication of the semiconductor device 1 which achieving an easy fabrication of the semiconductor device 1, as compared to the case in which the insulating member and the adhesive are separately provided.

Wires 8 are arranged between the inner leads 3a and the electrode pads 6 of the semiconductor chip 2, respectively. The semiconductor chip 2 is electrically connected with the leads 3 by the wires 8, respectively. A protrusion 9 is formed at a desired position of the outer lead portion 3b included in each lead 3 in such a fashion that it is integral with the outer lead portion 3b. In most cases, the leads 3 having the above mentioned structure are arranged on the lower surface of the semiconductor chip 2. This arrangement is called a "lead on chip (LOC)" structure. By virtue of this arrangement, the semiconductor device 1 can be miniaturized.

The resin encapsulate 4 is made of, for example, epoxy resin. This resin encapsulate 4 is formed in accordance with a molding process, as described hereinafter. The resin encapsulate 4 is disposed at the lower surface and side surfaces of the semiconductor chip 2 to have desired thicknesses, respectively. In the illustrated embodiment, the resin encapsulate 4 does not exist at the upper surface of the semiconductor chip 2, that is, a heat dissipation surface.

The resin encapsulate 4 is configured in such a fashion that its thickness (indicated by the arrows H) from the surface

2:

10

15

20

25

of the semiconductor chip 2 formed with the electrode pads  $\ell$ , that is, the lower surface of the resin encapsulate 4, is not more than the height (indicated by the arrows W) from the lower surface of the resin encapsulate 4 to the tip of the protrusion 9, but not less than the height (indicated by the arrows h) from the lower surface of the resin encapsulate 4 to the apex of a roof of the wire 8 (h  $\leq$  H  $\leq$  W). By virtue of this configuration, at least the tip 9a of each protrusion 9 is surely exposed from the resin encapsulate 4. In this case, the wires 6 and the leads 3, except for the exposed portions of the protrusions 9, are encapsulated by the resin encapsulate 4.

. ..

Since the semiconductor device 1 of this embodiment is configured in such a fashion that a desired portion of the semiconductor chip (that is, the portion except for the upper surface) is encapsulated by the resin encapsulate, it is possible to achieve an improvement in heat resistance, mechanical strength, and temperature resistance. Also, an improvement in the reliability of the semiconductor device 1 is achieved because the resin encapsulate 4 surely protects the wires 8. In addition, it is possible to surely obtain an electrical connection to a circuit board 10 because at least the tip 9a of each protrusion 9 serving as an outer connection terminal is surely exposed from the resin encapsulate 4.

Now, a description will be made in conjunction with a plurality of leads 3 arranged on the lower surface of the

20

15

20

25

semiconductor chip 2 while referring to Fig. 2. For the convenience of description, the resin encapsulate 4 arranged on the lower surface of the semiconductor chip 2 is removed from Fig. 2. As shown in Fig. 2, the leads 3 are configured in such a fashion that the lead pitch of adjacent inner lead portions la (indicated by the arrows Pin) is less than the lead pitch of adjacent outer lead portions 3b (indicated by the arrows Pout). In detail, the lead pitch Pin of the inner lead portions 3a corresponds to about half the lead pitch Pout of the outer lead portions 3b (Pin = Pout/2). The lead pitch Pout of the outer lead portions 3b is substantially equal to the thickness W of each lead 3 at a region where the protrusion 9 is formed.

Since the lead pitch Pin of the inner lead portions 3a is small as compared to the lead pitch Pout of the outer lead portions 3b, the inner lead portions 3a can cope with a possible small pitch of the electrode pads 6 of the semiconductor chip 2 to which the inner lead portions 3a are electrically connected. On the other hand, since the lead pitch Pout of the outer lead portions 3b (protrusions 9) electrically connected to the circuit board 10 is large, it is possible to achieve an improvement in the mounting efficiency of the semiconductor device 1 on the circuit board 10.

Meanwhile, the semiconductor device 1 according to the illustrated embodiment has a configuration in which the electrical connection of the electrode pads 6 arranged on the

semiconductor chip 2 to the circuit board 10 is not achieved by the bumps 5 directly formed on the electrode pads 6, but achieved by the wires 8 arranged between the electrode pads 6 and the inner leads 3a. Accordingly, an electrical signal from each electrode pad 6 can be transferred to the outside of the semiconductor device 1 via the associated lead 3 and wire 6. This makes it possible to set the layout of the leads 3 irrespective of the layout of the electrode pads 6.

In the case of Fig. 2, electrical signals from the 10 electrode pads 6 centrally formed on the semiconductor chip 2 are outwardly transferred via the wires 8 and leads 3. Also, the protrusions 9, which serve as outer connecting terminals, are arranged at the peripheral portion of the semiconductor chip 2. Where the electrode pads 6 are formed at the peripheral 15 portion of the semiconductor chip 2, as shown in Fig. 3, it is possible to arrange the protrusions 9 serving as outer connecting terminals at a region inside the electrode pads 6 because electrical signals from the electrode pads 6 can be outwardly transferred via the wires 8 and leads 3. Furthermore, 20 the protrusions 9 serving as outer connecting terminals may be arranged at a region outside the semiconductor chip 2, as shown in Fig. 4.

Since electrical signals from the electrode pads 6 can be outwardly transferred using the leads and wires 8, an improvement in the matching ability of the semiconductor device

10

1 to the circuit board 10 is achieved. It is also possible to easily set the layout of the protrusions 9, which serve as outer connecting terminals, to be the layout of standard outer connecting terminals. Accordingly, a reduction in the burden to the user of the semiconductor device 1 is achieved.

. ..

Now, a method for fabricating the semiconductor device I having the above mentioned configuration will be described. The semiconductor device I according to the present invention is fabricated using four basic processes, that is, a lead forming process, a bonding process, a connecting process, and a resin encapsulating process, along with two additional processes, that is, a bump forming process and a testing process. The fabrication method will be described in conjunction with the above mentioned processes, respectively.

Figs. 5 to 9 illustrate a first embodiment associated with the lead forming process. This lead forming process is a process for forming a lead frame 11 which is a blank for forming the leads 3. For the formation of the lead frame 11, a flat blank 12 is first prepared, as shown in Fig. 5. The blank 12 may be a lead frame blank made of, for example, 42 Alloy and having a thickness corresponding to the height W of the protrusions 9.

Thereafter, a mask 13 (indicated by small dots) is arranged on the blank 12, as shown in Fig. 6. The mask 13 covers a region (denoted by the reference numeral 14) to be

10

15

20

formed with the protrusions 9 and a region (denoted by the reference numeral 15) to be formed with cradles.

After the arrangement of the mask 13, a half-etching process (primary etching process) is conducted for the blank 11. In the illustrated embodiment, the half-etching process for the blank 12 is carried out in accordance with a wet etching method (of course, other etching methods, for example, a dry etching method, may be used). The etching time is set so that the thickness of an etched portion (the white portion in Fig. 6) corresponds to about half the thickness W of the blank 12 (W/2).

Fig. 7 shows a state in which the mask 13 is removed after completion of the half-etching process. In this state, the blank 12 maintains the thickness W only at its portion corresponding to the region 14 to be formed with protrusions 9 and its portion corresponding to the region 15 to be formed with cradles 15. The remaining portion of the blank 12 (denoted by the reference numeral 16) has a thickness corresponding to W/2 by virtue of the half-etching.

After completion of the half-etching process as mentioned above, the blank 12 is subjected to another etching process under the condition in which a mask 17 (indicated by small dots) is arranged to cover a region (denoted by the reference numeral 18) to be formed with leads 3 along with the region 15 to be formed with cradles.

25 In accordance with the etching process (secondary etching

process), the portions of the blank 12 not covered with the mask 17 are removed. Thus, a lead frame 11 provided with a plurality of leads 3 having a structure as shown in Fig. 9 is obtained. If necessary, silver may be plated on a desired portion of the lead frame 11 (corresponding to the region formed with the leads 3).

The lead frame 11 formed as mentioned above has a structure in which each lead 3 has an inner lead portion 3a, an outer lead portion 3b, and a protrusion 9 integrally formed together. In this structure, the protrusion 9 has a thickness corresponding to W whereas the inner lead portion 3a and the outer lead portion 3b except for its part corresponding to the region formed with the protrusion 9 have a thickness corresponding to W/2.

The relation between the lead pitch and the thickness of the blank 12 will now be described. The pitch of the leads 3 is determined by the thickness of the blank 12 upon forming the leads 3. In other words, it is only possible to form leads having a pitch substantially equal to the thickness of the blank 12. Accordingly, a reduced lead pitch can be obtained when the blank 12 has a reduced thickness.

Meanwhile, where leads 3 provided with protrusions 9 are formed, the thickness of the blank 12 is determined by the height of the protrusions 9. It is impossible to form leads having a small pitch by simply etching the blank 12 having a

10

thickness equal to the height of the protrusions 9. In accordance with the present invention, however, it is possible to form leads 3 having a small pitch (the lead pitch Fin in Fig. 11a), even when the leads 3 have a structure provided with protrusions 9, by conducting a primary etching process for the blank 12 in accordance with a half-etching method in such a fashion that the blank 12 has a reduced thickness (a thickness corresponding to about W/2) at its portion except for the region 14 to be formed with the protrusions 9, and then conducting a secondary etching process for the thickness-reduced portion of the blank 12 to form the leads 3. For the same reason, the pitch Pout of the protrusions 9 (outer lead portions 3b) can be reduced to a pitch substantially equal to the thickness W of the blank 12.

15 For instance, where a typical lead frame blank having a thickness of 0.10 mm is used, it is possible to obtain a minimum pitch Pout of the outer lead portions 3b and protrusions 9 corresponding to 0.10 mm (Pout = 0.10 mm) and a minimum pitch Pin of the inner lead portions 3a corresponding to 0.05 mm (Pin = 0.05 mm). In the case of a typical lead frame blank having a thickness of 0.15 mm, it is possible to obtain a minimum pitch Pout of the outer lead portions 3b and protrusions 9 corresponding to 0.15 mm (Pout = 0.15 mm) and a minimum pitch Pin of the inner lead portions 3a corresponding to 0.075 mm (Pin = 0.075 mm). Where a typical lead frame blank having a thickness

20

25

of 0.20 mm is used, it is possible to obtain a minimum pitch.

Pout of the outer lead portions 3b and protrusions 9

corresponding to 0.20 mm (Pout = 0.20 mm) and a minimum pitch.

Pin of the inner lead portions 3a corresponding to 0.11 mm .Fin = 0.10 mm).

. ..

On the other hand, the position of each protrusion 9 is determined by the position of the mask 13 shown in Fig. 6. That is, the position of each protrusion 9 can be optionally determined by appropriately varying the position of the mask 13.

For this reason, the positions of the protrusions 9 serving as outer connecting terminals can be set within a certain degree of freedom in accordance with a lead forming method included in the illustrated embodiment. Therefore, it is possible to easily form the protrusions 9 at predetermined positions for standard outer connecting terminals, respectively.

Next, a second embodiment associated with the lead forming process will be described. Figs. 10 to 15 illustrate the second embodiment associated with the lead forming process. For the formation of a lead frame 20 in this embodiment, a first blank 21 shown in Fig. 10 and a second blank 22 shown in Fig. 11 are first prepared.

The thicknesses of the blanks 21 and 22 are determined so that the total thickness obtained in an overlapping state of the blanks 21 and 22 corresponds to the height W of each protrusion 9. In this embodiment, the thicknesses of the blanks 21 and 22

Ξ

10

15

20

25

are set to be W/2, respectively. The blanks 21 and 22 have different thicknesses, respectively, in so far as the total thickness obtained in an overlapping state of the blanks 21 and 22 corresponds to the height W of each protrusion 9.

frame material such as 42 ALLOY. This first blank 21 has a structure formed with a lead pattern 23 having the same pattern shape as that of the leads 3 when viewed in a plan view. This structure of the first blank 21 is obtained by previously conducting an etching process or a press-punching process for the first blank 21. However, the lead pattern 23 of the first blank 21 has no protrusion in accordance with this lead forming process, as different from the lead forming process in which the protrusions 9 are formed. Accordingly, the lead pattern 23 has a thickness of W/2 at the entire portion thereof. In Fig. 10, the reference numeral 25 denotes a position determining slot which is formed during the formation of the lead pattern 23.

On the other hand, the second blank 22 shown in Fig. 11 is made of a lead frame material such as 42 ALLOY. This second blank 22 has a structure formed with a protrusion pattern 24. This structure of the second blank 22 is obtained by conducting an etching process or a press-punching process for the second blank 22. The protrusion pattern 24 has a straight line pattern shape. In the protrusion pattern 24, regions to be formed with a certain number of protrusions 9 are arranged in parallel while

10

15

20

25

being laterally spaced from one another. In Fig. 11, the reference numeral 26 denotes a position determining slot which is formed during the formation of the protrusion pattern 24.

The first and second blanks 21 and 22 having the above mentioned structures are then overlapped with each other by vertically aligning the position determining slots 25 and 26 with each other. In the overlapping state, the first and second blanks 21 and 22 are bonded together. The bonding of the first and second blanks 21 and 22 may be achieved using a conductive adhesive or a welding process. Fig. 12 shows the bonded state of the first and second blanks 21 and 22.

In the bonded state of the first and second blanks 21 and 22, the protrusion pattern 24 of the second blank 22 overlaps with protrusion forming regions on the lead pattern 23 of the first blank 22.

Fig. 13 is a plan view illustrating, in a enlarged scale, the overlapping region between the lead pattern 23 and protrusion pattern 24. Also, Fig. 14 is a cross-sectional view illustrating, in an enlarged scale, the overlapping region between the lead pattern 23 and protrusion pattern 24. As shown in Figs. 13 and 14, the lead pattern 23 having a thickness of W/2 corresponding to half the total thickness of the blanks overlaps, in a cross fashion, with the protrusion pattern 24 having a thickness of W/2 corresponding to half the total thickness of the blanks. Accordingly, the regions to be formed

with the protrusions 9 have a thickness W corresponding to the total blank thickness. Accordingly, this thickness W is rendered to be the height of each protrusion 9 (Fig. 14).

After completion of the bonding process for the first and second blanks 21 and 22, the resulting structure is partially removed at its portion except for the portion where the lead pattern 23 and protrusion pattern 24 cross, using a pressing process or the like, thereby forming a lead frame 20 having leads 3 integrally formed with protrusions 9, as shown in Fig. 15.

Similarly to the lead frame 11 fabricated in accordance with the first embodiment, each lead 3 of the lead frame 20 fabricated in accordance with this embodiment has an inner lead portion 3a, an outer lead portion 3b, and a protrusion 9 integrally formed together. In accordance with this embodiment, the lead pattern 23 can be formed to have a small pitch because the first blank 21 has a thickness corresponding to W/2. This will be apparent by referring to the above mentioned relation between the lead pitch and the blank thickness.

Meanwhile, the position of each protrusion 9 is determined by the position of the protrusion pattern 24 formed at the second blank 22. That is, the position of each protrusion 9 can be optionally determined by appropriately varying the position of the protrusion pattern 24. For this reason, the positions of the protrusions 9 serving as outer

10

15

20

25

connecting terminals can be set within a certain degree of freedom in accordance with the lead forming method included in this embodiment. Therefore, it is possible to easily form the protrusions 9 at predetermined positions for standard outer connecting terminals, respectively.

. ..

After the lead frame 11 or 20 (in the following description, only the lead frame 11 will be referred) is fabricated in accordance with the above mentioned lead forming process, a bonding process for bonding the lead frame 11 and semiconductor chip 2 together is conducted. Now, the bonding process will be described in conjunction with Figs. 16 to 20.

In this bonding process, gold is plated on the inner lead portions 3a of the lead frame 11 at regions where wires 8 are to be bonded in a subsequent connecting process, thereby forming bonding areas 27, as shown in Fig. 16.

Also, a polyimide film 7 is arranged on the surface of the semiconductor chip 2 formed with the electrode pads 6 in such a fashion that only the electrode pads 6 are exposed. The polyimide film 7 is made of a polyimide material having a glass transition point of 100 to 300 °C. In the state of Fig. 17, the polyimide film 7 is simply in a state laid on the semiconductor chip 2. In order to prevent the polyimide film 7 from being separated from the semiconductor chip 2, accordingly, the semiconductor chip 2 is arranged in such a fashion that its surface formed with the electrode pads 6 is upwardly positioned.

10

15

In other words, the semiconductor chip 2 is in a bare chip state not encapsulated by resin. The polyimide film 7 may be previously formed on the semiconductor chip 2 during a wafer process for forming the semiconductor chip 2.

subsequently, the lead frame 11 shown in Fig. 1E is laid on the semiconductor chip 2 on which the polyimide film 7 is laid. The leads 3 (inner lead portions 3a) formed on the lead frame 11 face, in a high accuracy, the electrode pads 6 formed on the semiconductor chip 2. Thus, the position of the lead frame 11 is determined.

After the lead frame 11 is laid in position on the semiconductor chip 2, as mentioned above, a die 28 is lowered to press the lead frame 11 against the semiconductor chip 2, as shown in Fig. 19. The die 28 is equipped with a heating unit. Heat generated from the die 28 is applied to the polyimide film 7 via the lead frame 11.

The polyimide film 7 typically serves as an insulating member for electrically insulating the semiconductor chip 2 and lead frame 11 from each other, as in conventional cases.

However, the inventors found the fact that the polyimide film 7 can serve as an adhesive when it is under a certain condition.

In detail, where the polyimide film 7 is made of a polyimide material having a class transition point of 100 to 300°C, it can serve as an adhesive when it is heated to a temperature higher than the glass transition point by 100 to 200°C while being

Ξ

10

applied with a pressure of 1 to 10 Kgf/cm1.

In view of the above mentioned fact, the polyimide film 7 is heated to a temperature higher than the glass transition point by 100 to 200°C by the heater equipped in the die 18 upon bonding the semiconductor chip 2 and lead frame 11 to each other while being applied with a pressure of 1 to 10 Kgf/cm<sup>2</sup> by the die 28 in accordance with the present invention. Accordingly, the polyimide film 7 can serve as an adhesive. Thus, it is possible to bond the semiconductor chip 2 and lead frame 11 to each other by means of the polyimide film 7.

In accordance with the above mentioned configuration, it is unnecessary to use a separate adhesive for bonding the semiconductor chip 2 and lead frame 11 to each other, as compared to conventional cases using a polyimide film.

- Accordingly, it is possible to achieve a reduction in costs and a reduction in the number of processing steps used in the fabrication of the semiconductor device 1. Fig. 20 illustrates a state in which the semiconductor chip 2 and lead frame 11 are bonded to each other by the polyimide film 7.
- Although the bonding between the semiconductor chip 2 and lead frame 11 is achieved in accordance with the bonding method using the polyimide film 7, it may be achieved using other methods. For example, the bonding between the semiconductor chip 2 and lead frame 11 may be achieved using a method in which an adhesive is applied to both surfaces of the polyimide film

10

15

20

25

interposed between the semiconductor chip 2 and lead frame 11, as in conventional cases. Where this method is used, it is unnecessary to carry out a temperature control and a pressure control for the polyimide film. Accordingly, the bending process is simply achieved.

After the semiconductor chip 2 and lead frame 11 are bonded to each other in accordance with the bonding process, a connecting process is carried out to electrically connect the leads 3 formed on the lead frame 11 to the electrode pads 6 formed on the semiconductor chip 2 by means of wires 8, respectively.

Fig. 21 illustrates a process for mounting each wire (for example, a gold wire) 8 between the bonding pad 27 (Fig. 16) formed on an associated one of the leads 3 and an associated one of the electrode pads 6 using capillaries 29. As well known, it is desirable for each wire 8 to be short in terms of an improvement in the electrical characteristics of the semiconductor device 1. On the other hand, in terms of a miniaturization and thinness of the semiconductor device 1, it is desirable for each wire 8 to have a low roof.

For this reason, it is preferred that a low-roof bonding process be used in mounting the wires 8. For such a low-roof bonding process, a variety of methods are known. For example, a method may be used in which each wire 8 is bonded at one end thereof to an associated one of the electrode pad 6 formed on

10

the semiconductor chip 2 and then bonded at the other end thereof to an associated one of the leads 3 by upwardly moving the capillary 29 associated with the other end of the wire 8, and then horizontally moving the capillary 29. A method called a "reverse stamping method" may also be used.

Since the leads 3 and electrode pads 6 are electrically connected together in accordance with the wire bonding process, it is possible to achieve the connecting process in an easy fashion and in a high accuracy. The shaping and connection of each wire 8 between the associated lead 3 and electrode pad 6 can be carried out within a certain degree of freedom. Fig. 22 illustrates the state of each wire 8 mounted between the associated lead 3 and electrode pad 6 after the connecting process is conducted.

20 After the leads and electrode pads 6 are electrically connected together in accordance with the connecting process, a resin encapsulating process is carried out to form a resin encapsulate 4 at a desired portion of the semiconductor chip 2. This resin encapsulating process will now be described in conjunction with Figs. 23 to 25.

Fig. 23 illustrates a state in which the semiconductor chip 2 mounted with the lead frame 11 and wires 8 is loaded in a mold 30. The mold 30 includes an upper mold 31 and a lower mold 32. The lead frame 11 is clamped between the upper and lower molds 31 and 32. Thus, the semiconductor chip 2 is mounted in

the mold 30.

5

10

15

20

25

The upper mold 31 is configured to come into contact with the protrusions 9 and the cradles 33 of the lead frame 11 in a loaded state of the semiconductor chip 2. Since the protrusions 9 have the same height as the cradles 33, the upper mold 31 maintains a flat plate shape. The lower mold 32 has a cavity defined with a space at each side of the semiconductor chip 2 loaded in the lower mold 32. The lower surface of the semiconductor chip 2 is in contact with the lower surface of the cavity 33.

Since the upper mold 31 used in the resin encapsulating process has a flat plate shape, and the cavity 33 defined in the lower mold 32 has a simple structure, it is possible to reduce the costs taken in the manufacture of the mold 30. Accordingly, a reduction in the costs taken in the fabrication of the semiconductor device 1 can be achieved.

Fig. 24 illustrates a state in which a resin encapsulate 4 (indicated by a number of small dots) is molded in the mold 30. As the resin encapsulate 4 is molded in the mold 30, the peripheral surface of the semiconductor chip 2 except for its upper surface (viewed as a lower surface in Figs. 23 to 25) contacting the lower mold 32 is encapsulated by the resin encapsulate 4. The leads 3 and wires 8 mounted to the lower surface of the semiconductor chip 2 are also encapsulated by the resin encapsulate 4. Also, each protrusion 9 except for its

10

portion contacting the upper mold 31 is encapsulated by the resin encapsulate 4.

Fig. 25 illustrates a state in which the semiconductor chip 2 encapsulated by the resin encapsulate 4 is unleaded from the mold-30. As shown in this figure, the upper surface last the semiconductor chip 2 is exposed from the resin encapsulate 4. Accordingly, it is possible to effectively dissipate heat generated from the semiconductor chip 2 at the exposed upper surface 2a. The end 9a of each protrusion 9 is also outwardly exposed from the resin encapsulate 4. Accordingly, the end 9a can be used as an outer connecting terminal.

A semiconductor device is obtained by cutting the lead frame 11 from the structure shown in Fig. 25 along portions indicated by a dotted line in Fig. 25. Although this 2.5 semiconductor device can achieve the same effect as the semiconductor device shown in Fig. 1, it exhibits a degradation in the mounting efficiency thereof to the circuit board 10 because the end 9a of each protrusion 9 serving as an outer connecting terminal is substantially flush with the surface of 20 the resin encapsulate 4, as shown in Fig. 25. To this end, in accordance with the illustrated embodiment, a bump forming process for forming a bump 5 on the end 9a is conducted after completion of the resin encapsulating process. Hereinafter, the bump forming process will be described in conjunction with Figs. 25 26 to 30.

10

In the bump forming process, the semiconductor chip 3 encapsulated by the resin encapsulate 4 is subjected to a honing process at the entire surface thereof, as shown in Fig. 26. By this honing process, a resin layer existing on the end 9a of each protrusion 9 is completely removed, there causing the end 9a to be completely exposed. After completion of the honing process, the semiconductor chip 2 encapsulated by the resin encapsulate 4 is immersed in a solder bath 34, thereby causing the end 9a of each protrusion 9 to be plated by solder. The plated solder film is denoted by the reference numeral 35. The solder used in the solder plating process may be one having a composition of Pb : Sn = 1 : 9. Fig. 28 shows a state in which a solder film 35 is formed on the end 9a of each protrusion 9 in accordance with the solder plating process.

20 After completion of the above mentioned solder plating process, a bump 5 is formed on the end 9a of each protrusion 9 formed with the solder film 35. The formation of the bump 5 may be carried out using various methods. For example, a conventional bump forming method capable of effectively and easily forming bumps 5 may be used. Fig. 29 shows a state in which bumps 5 are formed on the ends 9a of the protrusions 9, respectively.

After the formation of the bump 5 on the end 9a of each protrusion 9, a process for cutting the lead frame 11 at positions indicated dotted lines in Fig. 29 is carried out.

551561 vi

10

After the cutting process is completed, a semiconductor bevice I shown in Fig. 30 is obtained. Prior to the process for cutting the lead frame 11, the portions of the lead frame 11 to be out may be subjected to a half-etching process in order to allow the cutting process to be more easily conducted.

A testing process is then conducted for the semiconductor device I fabricated as mentioned above, in order to determine whether or not the fabricated semiconductor device I operates normally. Figs. 31 to 33 illustrate different testing methods for the semiconductor device I, respectively. The testing method shown in fig. 31 uses a socket 36 having a configuration for mounting the bumps 5. In accordance with this testing method, a test such as a burning test is conducted in a state the semiconductor device I is mounted on the socket 36.

The testing method shown in Fig. 32 is a method for testing the semiconductor device 1 using probes 37. The semiconductor device 1 has a structure in which the end of each lead 3 is exposed from the side surface of the resin encapsulate 4. In view of this structure of the semiconductor device 1, the testing method is adapted to test the semiconductor device 1 using the probes 37 contacting the leads 3 exposed from the resin encapsulate 4. In accordance with this testing method, it is possible to conduct the testing process even after the semiconductor device 1 is mounted on the circuit board 10.

25 Fig. 33 illustrates a mounting process for mounting the

10

15

20

25

semiconductor device 1 on the circuit board 10. The process for mounting the semiconductor device 1 on the circuit board 10 can be achieved using a variety of well-known methods. For instance, an infrared reflow method may be used. In accordance with this infrared reflow method, each bump 5 formed on the semiconductor device 1 is temporarily fixed to an associated one of electrode portions 38 formed on the circuit board 10 suing a paste. The bump 5 is then melted by an infrared reflow furnace arranged over the semiconductor device 1, thereby causing it to be bonded to the associated electrode portion 38.

Now, examples modified from the above mentioned semiconductor device fabrication method will be described.

Figs. 34 to 37 illustrate modified structures of the protrusions 9, respectively. Figs. 34A and 34B illustrate a protrusion 9A having a circular column shape, respectively. Also, Fig. 34C illustrates a protrusion 9B having a square column shape. That is, the protrusion may have various planar shape, as in the protrusions 9, 9A, and 9B. The protrusion can have an optional shape in accordance with the bonding characteristics of the bump 5 and the shape of the electrode portion 3B formed on the circuit board 10. For example, the protrusion 9, 9A or 9B is formed using an etching method, it can have a desired planar shape by appropriately selecting the shape of the mask 13 arranged at the protrusion forming region 14 shown in Fig. 6.

591561 vi

The protrusion may also have a structure provided with a

10

: 5

round recess at the upper surface thereof, as in the protrusion 9C shown in Fig. 35(A). Also, the protrusion may have a structure provided with a lump at a central portion of the upper surface thereof, as in the protrusion 9D shown in Fig. 35B. The protrusion may also have a structure provided with a rectangular recess at a central portion of the upper surface thereof, as in the protrusion 9E shown in Fig. 35C. In all the protrusions 9C to 9E, it is possible to obtain an increased protrusion surface area resulting in an improvement in the bondability to the bump 1. Furthermore, the protrusions 9C to 9E are adapted to be fixed to the lead 3 at a desired protrusion forming region.

Referring to Fig. 35D, a protrusion 9F is illustrated which is formed in accordance with a direct plastic deformation of the lead 3 by a pressing process. In this case, the protrusion 9F can be easily formed using a desired process such as a pressing process. However, this method has a problem in that the protrusion 9F cannot have a height more than a limitation for the plastic deformation.

Referring to Fig. 36, a protrusion 9G is illustrated

which is formed by forming a stud bump at a desired protrusion forming region in accordance with a wire bonding technique.

Fig. 36A illustrates a method for forming the protrusion 9G whereas Fig. 36B illustrates, in an enlarged scale, the protrusion 9G.

Where the protrusion 9G is formed to have a stud bump

10

15

20

25

shape in accordance with a wire bonding technique, it is possible for the protrusion 9G to be formed at an optional position. The protrusion 9G serving as an outer connecting terminal can also be easily formed at a desired position. The formation of the protrusion 9G can be achieved simultaneously with the mounting of the wires 9 conducted in the connecting process included in the semiconductor device fabrication process. Thus, the entire fabrication process is simplified.

The height of the protrusion 9G can be optionally set by vertically overlapping a plurality of stud bumps together.

Referring to Fig. 37A, a protrusion 9H is illustrated which is formed by vertically overlapping three stud bumps together. In this case, the protrusion 9H has an increased height, as compared to the protrusion 9G of Fig. 36B constituted by one stud bump.

Another method for increasing the height of the protrusion is illustrated in Fig. 37B. In accordance with the method of Fig. 37B, a conductive member 41 having a plug shape is fixed to the lead 3 by means of a conductive adhesive. A stud bump 42 is then formed on the conductive member 41, as shown in Fig. 37C, so that the overlapping conductive member 41 and stud bump 42 cooperate to form a protrusion 91. In this case, the height of the protrusion 91 is determined by the height of the conductive member 41. Accordingly, the height of the protrusion 91 can be optionally set by using a plug-shaped

conductive member having a diverse size for the plug-snaped conductive member 41.

Fig. 38 illustrates a modified bonding process. Although the semiconductor chip 2 and lead frame II are bonded together using the polyimide film 7 serving as an adhesive under a certain condition in accordance with the above mentioned embodiment, as shown in Figs. 16 to 20, they may be bonded together using a tape-shaped adhesive 45 in place of the polyimide film 7.

The tape-shaped adhesive 45 may be formed not only at the upper surface of the semiconductor chip 2, but also at the lower surface of the lead frame 11, as shown in Fig. 38.

Alternatively, the tape-shaped adhesive 45 may be formed only at the lower surface of the lead frame. Furthermore, the distribution range of the tape-shaped adhesive 45 may be freely set in so far as it is within a range indicated by the arrow X in Fig. 38, except for the region where the electrode pads 6 are formed. In addition, it is necessary for the tape-shaped adhesive 45 to be an insulating adhesive because the semiconductor chip 2 and lead frame 11 should be electrically insulated from each other.

Figs. 39 to 42 illustrate modified embodiments of the connecting process, respectively. Although the wires 8 are used for the connection between the electrode pads 6 and the leads 3 in accordance with the above mentioned embodiment, as shown in

15

20

Figs. 21 and 22, a direct lead bonding method is used to directly bond the electrode pads and leads 3 together in accordance with the modified embodiments of Figs. 39 to 42.

In the embodiment of Figs. 39 and 40, each lead 3 is directly bonded to an associated one of the electrone pads 6 using a bonding tool 46 connected to, for example, an ultrasonic vibrator. In this configuration, however, the electrode pad 6 may be damaged by the bonding tool 46 vibrating at an ultrasonic frequency. In the embodiment of Figs. 41 and 42, a stud bump 47 is mounted on each electrode pad 6. The stud bump 47 is then melted by a heating unit 48 in a state in which it comes into contact with the lead 3, thereby causing the electrode pad 6 to be connected to the lead 3. In accordance with this connecting method, there is no damage to the electrode pad 6. An improvement in the reliability of the connecting process is also achieved.

In accordance with the connecting processes of Figs. 39 to 42, it is possible to achieve a reduction in electrical resistance, as compared to a configuration in which the connection between the electrode pads 6 and the leads 3 is provided by the wires 8. Accordingly, an improvement in the electrical characteristics of the semiconductor device 1 is achieved. The semiconductor device 1 also cope with a high-speed semiconductor chip.

25 Figs. 43 and 44 illustrated a modified embodiment of the

=

10

15

20

resin encapsulating process. In the above mentioned embodiment, the bottom surface of the cavity defined in the lower mold 32 included in the mold 30 is in direct contact with the upper surface 2a of the semiconductor chip 2. The upper surface 1a of the semiconductor chip 2 is not encapsulated by the resin encapsulate 4 so that it serves as a surface for improving the heat dissipation characteristics.

Under strict environment, for example, high-temperature environment, the semiconductor device 1 may require a temperature resistance rather than the heat dissipation characteristics. In such a case, it is necessary to completely encapsulate the semiconductor chip 2 by the resin encapsulate 4. Referring to Figs. 43 and 44, a mold 50 is illustrated which is configured to completely encapsulate the semiconductor chip 2 by the resin encapsulate 4.

In detail, a cavity 52 defined in a lower mold 51 is spaced apart from the peripheral surface of the semiconductor chip 2 at its side surface, as shown in Fig. 43. Accordingly, when the resin encapsulate 4 is molded in the mold, the semiconductor chip 2 is completely encapsulated by the resin encapsulate 4, as shown in Fig. 44. The formation region of the resin encapsulate 4 encapsulating the semiconductor chip 2 can be optionally set by appropriately varying the shape of the cavity 33 or 52 of the mold 30 or 50.

Where the upper mold 31 has a recess for mounting the

protrusion 9 formed on each lead 3 therein, it is possible to obtain a semiconductor device 60 in which the protrusion 9 is greatly protruded from the resin encapsulate 4, as shown in Fig. 45. The semiconductor device 60 shown in Fig. 45 exhibits an improved mounting efficiency to the circuit board 10 recause the protrusion 9 is greatly protruded from the resin encapsulate 4. Also, it is unnecessary to form the bumps 5, as in the above mentioned embodiments. Accordingly, it is possible to simplify the fabrication process for the semiconductor device 60.

10

15

20

## [EFFECTS OF THE INVENTION]

As apparent from the above description, various effects are obtained in accordance with the present invention.

In accordance with the invention of claims 1 and 2, it is possible to achieve an improvement in heat resistance, mechanical strength, and temperature resistance. Since the electrode pads and leads are connected together using wires, it is possible to set the layout of the leads irrespective of the layout of the electrode pads. An improvement in the matching ability of the semiconductor device to the circuit board. The resin encapsulate provides an improvement in reliability because it surely protects the connected wires. Since the outer connecting terminals are exposed from the resin encapsulate, the electrical connection of the semiconductor device to the circuit board can be surely provided.

10

15

In accordance with the invention of claim 3, the insulating and bonding processes for the semiconductor chip and leads can be simultaneously conducted because the polyimide film, as an insulating member, interposed between the semiconductor chip and the leads serves as an adhesive.

Accordingly, it is possible to simplify the structure of the semiconductor device which achieving an easy fabrication of the semiconductor device, as compared to the case in which the insulating member and the adhesive are separately provided.

In accordance with the invention of claim 4, each protrusion is integrally formed with an associated one of the leads. Accordingly, it is possible to achieve a simplification in structure, as compared to the case in which the protrusion and lead are formed using separate materials, respectively. In accordance with the invention of claim 5, a wire is used for the connection between the electrode pad and lead. Accordingly, it is possible to achieve an easy connection for the wire between the electrode pad and lead.

In accordance with the invention of claim 6, a bump is

formed on each protrusion. Accordingly, it is possible to
achieve an easy connection of the semiconductor device to the
circuit board, as compared to the case in which the protrusion
is directly mounted on the circuit board. In accordance with
the invention of claim 7, the leads and semiconductor chip are
bonded together by maintaining the polyimide film at a certain

2 C

15

20

temperature and a certain pressure, thereby causing the polyimide film to serve as an adhesive. Accordingly, the insulating and bonding processes for the leads and semiconductor thip can be simultaneously conducted.

Since each electrode pad formed on the semiconductor only is connected to an associated one of the leads by means of a wire in the bonding process, it is possible to vary the layout of the leads with respect to the layout of the electrode pads by selecting an appropriate connection method. The fabrication of the semiconductor device involves only four processes, that is, a lead forming process, a bonding process, a connecting process, and a resin encapsulating process. Since the fabrication of semiconductor device is achieved using a reduced number of processes, as mentioned above, an improvement in production efficiency is obtained.

In accordance with the invention of claim B, an easy bonding process can be achieved because the bonding process can be conducted without a control for the temperature applied to the polyimide film within a desired range. In accordance with the invention of claim 9, the connection between the electrode pads and the leads can be simply and surely achieved because the electrode pads and leads are electrically connected together in accordance with a direct lead bonding process.

In accordance with the invention of claim 10 and 11, the lead pitch of the outer lead portions is less than the lead

10

pitch of the inner lead portions. Accordingly, the inner leads can cope with a small pitch of the electrode pads on the semiconductor chip to which the inner lead portions are electrically connected. Furthermore, the mounting efficiency of the semiconductor device to the circuit board is improved because the lead pitch of the outer lead portions electrically connected to the circuit board is large. Since each protrusion is formed on an associated one of the outer lead portions, it can be used as an outer connecting terminal. Accordingly, it further improves the mounting efficiency.

In accordance with the invention of claim 12 and 13, it is possible to easily form leads of a small pitch integrally formed with protrusions. In accordance with the invention of claim 14, the lead pattern forming process and the protrusion forming process are conducted in a separate fashion.

Accordingly, the thickness of a blank used can be selected irrespective of the height of the protrusion. Therefore, it is possible to reduce the pitch of a lead pattern when a thin blank is used. In the protrusion forming process, it is possible to form protrusions having an optional height. An improvement in the freedom of design is also achieved.

In accordance with the invention of claims 15 to 17, it is possible to easily conduct the protrusion forming process.

CLIPPEDIMAGE= JP408222682A

PAT-NO: JP408222682A

DOCUMENT-IDENTIFIER: JP 08222682 A

TITLE: LEAD FRAME AND MANUFACTURING METHOD THEREOF

PUBN-DATE: August 30, 1996

INVENTOR-INFORMATION:

YAMADA, JUNICHI KAMI, TOMOE SASAKI, MASARU

ASSIGNEE-INFORMATION:

NAME

DAINIPPON PRINTING CO LTD

COUNTRY N/A

APPL-NO: JP07047919

APPL-DATE: February 14, 1995

INT-CL (IPC): H01L023/50;H01L021/60

ABSTRACT:

PURPOSE: To provide a lead frame adaptable to multi-terminal design of semiconductor devices and after-process such as assembling and mounting steps by making one face of the top end of each inner lead parallel to the faces of other parts thereof and the other three faces thereof recessed.

CONSTITUTION: A lead frame 10 for resin-sealed semiconductor devices mounts a semiconductor element on inner lead tip parts 11A through bumps and electrically connects it to external circuits by outer leads 12 integrated with inner loads 11. The tip part 11A is thinner than other parts of the frame 10 and nearly rectangular in cross-section. One face of the part 11A is parallel to other parts faces of the frame 10 and other three faces of the lead 11 are made recessed.

COPYRIGHT: (C) 1996, JPO